验证信号完整性设计人员手册

验证信号完整性设计人员手册验证信号完整性设计人员手册入门手册2目录引言和概述⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯3-5设计项目概述3测量步骤与设计步骤保持同步4信号完整性概念概述5阻抗测量⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯6-10信号完整性基础6阻抗测量工具和技术概述6阻抗测量程序及总结7设置及进行连接7真正差分TDR测量8TDR测量和结果9ASIC检验⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯11-13在信号源上保证信号完整性11从基本到高级的数字检验步骤12基本功能检验⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯14-18检查新兴设计的“心跳”14检验工具14检查新设计的脉冲16SSC实例：串行ATA时钟16扩频时钟和串行ATA17内部总线一致性测试⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯19-23一致性测试为互通铺平了道路19探测：一致性测试的要求19探测：电气问题19探测：物理考虑因素20进行连接20一致性测试从多个角度考察信号21采集，然后进行分析21眼图：一致性测试测量的基石23运行验证、问题检测和调试⋯⋯⋯⋯⋯⋯⋯⋯⋯24-31考察数字数据和模拟交互24逻辑分析仪为数字数据分析提供了适当的工具24进行连接25追踪错误26从模拟角度看27迅速检测信号完整性问题的快捷方式29iLinkTM系列工具：把两种强大的测量工具结合起来31外部总线一致性测试⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯32-35关键测量支持最终通过/失败测试32自检方法离不开可靠的信号32发射机测试奠定了基础33光学调制幅度是10GbE发射机测量中的典型指标33遵守标准34估算OMA的“近似”方法35检定⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯36-37定义和规范成品36设计人员的技术数据和最终用户的技术数据37小结和总结⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯38组装前检验38功能检验和调试38系统检验和测量38验证信号完整性设计人员手册入门手册引言和概述本入门手册面向对实际环境中高性能数字系统设计感兴趣的工程人员，包括时间限制、成本限制、质量要求和制造能力问题。本入门手册的重点是信号完整性，这是影响数字设计的一个关键测量问题。“信号完整性”一词涵盖了影响数字设计性能和可靠性的各种模拟因素。随着系统速度提高，信号完整性成为更大的挑战：保持干净的脉冲边沿、较低的噪声和畸变及标称的幅度和时序特征变得更加困难。严格的信号完整性测量体系可以追踪这些问题的根本原因。许多设计人员关注一致性测试测量。根据行业标准执行一致性测试保证了各个系统单元之间的互通能力，这些测量通常会包括一系列规定的采集和分析步骤。但是，成功的一致性测试通常依赖于找到和消除通常会导致错误的信号完整性问题。因此，本入门手册不仅考察一致性测量，还考察可能会影响这些测量的信号完整性问题。设计流程由多个步骤组成，每个步骤都有特定的信号完整性挑战和测量需求。为说明满足这些需求的部分解决方案，我们将以一块新服务器主板设计为例，介绍从原始印刷电路板(PCB)到成品的整个过程。设计项目概述设计项目是一块服务器主板，如图1-1*1所示。这块主板的性能、其处理器及芯片组决定着旗舰系统级产品的整体吞吐量。使数据吞吐量最大化至关重要，但不能以降低可靠性为代价。必须从原始电路板上的阻抗到完成的设计的一致性测试和测量，检验新主板的每个功能单元。这可以加快开发速度(提前找到问题，使改进工作达到最小)，按时向市场上推出新产品。在竞争异常激烈的产品开发市场中，绝大部分利润会流向那些最快发布的高性能产品。*1本入门手册中介绍的主板和系统是为说明设计流程的各个步骤构建的。主板可以包括多种功能组合，这些功能在一台设备中通常是找不到的。但是，本文中概括的每个步骤都解决了实际环境中的测量挑战。图1-1.服务器主板包括多条行业标准串行总线。DDR2存储器存储控制器集线器串行ATAI/O控制器集线器键盘鼠标4图1-2.主板设计流程中的各个步骤。主板将作为最终产品的一部分，该产品是为需要高吞吐量服务器实现方案的客户设计的。为提供要求的性能和可靠性，主板将采用先进的技术，如PCI-Express、串行ATA、XAUI、千兆位以太网(GbE)和双倍数据速率RAM(DDRRAM，在本例中是第二代DDR2)。PCI-Express代替了传统的芯片到芯片总线，如图形界面总线和PCI系统总线。先进的PCI-Express实现方案可以为网络阵列提供强健的10Gb/s接口，支持千兆位以太网、USB2.0、10Gb光纤通道及其它协议。这个主板设计包括一条4XPCIExpress图形总线和一条16XPCIExpressI/O总线。与许多服务器设计一样，主板依赖一对CPU，执行指令，快速传送数据。高速存储器控制集线器(MCH或“北桥”)协调事务，在DDR2通道、CPU对及电路板上其它功能单元之间传送数据。I/O控制集线器(IOCH或“南桥”)监控外设总线的事务及到安装在内部的PCI设备的连接。整个电路板总线上有几千兆位的数据速率。单位间隔(UI)非常简短，只有几百皮秒(ps)。许多信号的上升时间不到100ps。数据在差分传输线路上在内部和外部传送，差分传输线路必须满足严格规定的行业标准。最重要的是，电路板的高速运行特点要求特别注意信号完整性问题。测量步骤与设计步骤保持同步设计项目在每一步都包括多项关键测量，这要求解决方案中包括高性能实时示波器和采样示波器、逻辑分析仪、完善的探头和夹具，在某些情况下还要包括TDR(时域反射计)和光学测量使用的专用采集模块。从测量角度看，设计流程的各个步骤顺序如图1-2所示。在快速回顾信号完整性定义后，我们将根据这些步骤，依次查看信号完整性测量怎样在高性能数字系统开发中发挥关键作用。组装前检验阻抗测量ASIC检验检查PCB走线和连接器上的阻抗检验IC将支持系统规范功能检验和调试基本功能检验内部总线一致性测试检查时钟、总线、启动等执行眼图分析运行测试，检测错误，识别和追踪问题系统检验和检定外部总线一致性测试检定确认信号完整性，在输出上运行眼图测试测量和存档信号余量和极限运行验证、问题检测、调试验证信号完整性设计人员手册入门手册信号完整性概念概述信号完整性*2与噪声、失真及波形异常有关，这些都会损害模拟域信号质量。在G赫兹频段上，有很多因素会影响到信号完整性，如信号路径设计、阻抗和负载、传输线效应，甚至包括电路板上的电源分配。设计人员首先要负责使这些问题减到最小，并在问题出现时将其消除。信号劣化的基本来源有两个：-数字问题，一般与时序有关。总线竞争、建立保持时间违规、亚稳定性和竞争条件都可能会导致总线或设备输出上的信号行为出现错误。-模拟问题，如低幅度信号、慢跳变时间、毛刺、过冲、串扰和噪声。这些现象可能源于电路板设计或信号端接，但也有其它原因。毫不为奇的是，数字信号完整性问题和模拟信号完整性问题之间相互影响、相互依赖。例如，门输入上的上升时间慢可能会导致输出脉冲延迟，进而导致数字环境的下行方向中发生总线竞争。完整的信号完整性测量和调试解决方案应同时包括数字工具和模拟工具。*2“信号完整性”一词适用于被测设备。另一个问题是“信号保真度”，它适用于测量设备。探头负载、测量系统带宽等因素决定着信号保真度。为有效测量信号完整性及执行一致性测试，使用的工具必须拥有良好的信号保真度。验证信号完整性设计人员手册入门手册6图2-1.使用TDR模块进行TDR采集的方框图。阻抗测量信号完整性基础资深工程师都知道，信号完整性离不开设计流程中的坚持和努力。随着设计演进，信号完整性问题很容易会复杂化，追踪起来更加困难。如果第一块原型电路中有一个很小的畸变没注意到，在电路板与其它电路板合并在一起时，可能会使整个系统瘫痪。鉴于这些情况，信号完整性从哪儿开始呢？处理最关键的高速技术的设计人员通常会在一开始就着手处理信号完整性工作，即原始的没有焊接器件的电路板。大多数高速协议要求50欧姆阻抗，例如，PCIExpress规范要求容限为10欧姆的50欧姆传输线。分析传输线原理超出了本文的范畴，但需要指出的是，容限对高保真度信号传输至关重要，偏差越小越好。通过现代布线工具都可以实现对高速协议信号相应的阻抗规则，但物理特点、电路板材料和人为错误可能会引起预见不到的偏离。结果，许多开发人员已经认识到，严格地检验阻抗特点可以帮助他们提前发现和校正问题。在需要时，可以在厂商收到大批量订单前，重新考虑设计选择方案。我们的服务器主板布局包括许多连接器。部分连接器是边缘连接器，如电路板左上方使用的连接器；其它连接器则采用10Gb以太网CX4等总线使用的行业标准电缆连接。电路板使用的整套连接器在设备制造材料成本中占很大的比重。因此，设计人员一直在寻找成本更低的元件，替代PCIExpress连接器等元件。建议的替代元件对传送的高速信号有什么影响？阻抗测量可以帮助我们判定低成本连接器能否达到预计目标。阻抗测量流程将检验走线及其通路、焊盘和连接盘。同时，它将决定我们考察的两种PCIExpress连接器品牌的效果。阻抗测量工具和技术概述首选的阻抗测量工具是采样示波器，如泰克配有80E04时域反射计(TDR)模块的CSA8000或TDS8000系列示波器。这些高性能采样示波器采用插件结构，可以同时实现传统采样采集应用和时域反射计应用。TDR模块允许在时域中分析信号传输环境，同时在时域中分析实时信号的信号完整性。时域反射计测量通过传输环境(如电路板走线、电缆或连接器)传送的信号所产生的反射。TDR仪器通过传输介质发送一个快速阶跃脉冲，显示观察的传输环境中的反射。图2-1是这种方案简化的方框图。组装前检验阻抗测量ASIC检验基本功能检验功能检验和调试阶跃信号源采样器入射反射CSA8000系列验证信号完整性设计人员手册入门手册显示画面是一个电压波形，其中包括入射阶跃及来自传输介质的反射。反射会提高或降低阶跃幅度，具体取决于不连续点更多的是电感性还是电容性。来自阻抗不连续点的反射的上升时间等于入射阶跃，或更可能慢于入射阶跃。电路中任意两个不连续点的物理间隔决定着TDR波形上反射之间的相对间隔。如果它们之间的距离不到系统上升时间的一半，那么测量仪器可能不能区分两个相邻的不连续点。入射阶跃脉冲的质量至关重要，特别是在测量短距离走线时。除快速上升时间外，阶跃幅度必须准确，没有畸变。80E04TDR模块的入射上升时间确立了同类产品中的行业基准，其幅度准确性和阶跃响应畸变都是一流的。阻抗测量程序及总结采用的阻抗测量程序有三个目标：-检测导致走线、过孔或焊盘的阻抗偏离允许容限的任何基础布线问题，找到这些问题区域的物理位置。-比较和评估两种品牌的PCIExpress连接器，以确定两种连接器中成本比较低的连接器，并在设计中采用这种连接器。-保证阻抗环境满足主板上所有串行总线的相应行业标准，包括PCIExpress。设置及进行连接泰克建议在进行PCB测量前先校准TDR。在配有泰克免费提供的软件时，8000系列仪器可以自动执行这一过程。这种校准程序是泰克代表IPC(连接电子行业协会)开发的，称为IPC-TM-650。其目的是保证PCB阻抗测量结果的一致性和已知溯源能力。这一程序可以概括如下：-把TDR模块连接到相同的夹具上，如实际测量程序中使用的连接器、电缆等-为代替被测设备，换上参考标准空气线或PCB样品，执行传统TDR测量-作为参考波形保存结果为清楚起见，我们简化了上述步骤(省略了部分计算)，但校准软件会处理这些额外的任务。一旦存储了参考波形，它会变成模板，可以针对这个模板比较“返回”信号，确定测量期间的幅度差异。下一步是把80E04TDR模块连接到被测设备