北大集成电路原理与设计之三：集成电路设计实习课件05综合实验-1数字半定制设计-定时器

集成电路设计实习VLSIDesignLabs综合实验：数字半定制设计定时器的设计InstituteofMicroelectronics,PekingUniversityCopyright©2011-2012集成电路设计实习－综合实验定时器设计实验目的及规划目的加深对理论课学习部分内容的理解掌握传统的数字集成电路设计方法规划分上机实验、流片测试和实验报告等三个部分本学期完成上机实验、流片准备和实验报告流片计划待定分工建议2人一组，一人主要负责数字前端设计，一人主要负责数字后端设计二人分各自章节撰写，共同完成1份实验报告Page2InstituteofMicroelectronics,PekingUniversityCopyright©2011-2012集成电路设计实习－综合实验定时器设计实验内容采用半定制设计的方法，设计一款简单的满足设计指标的定时器Page3端口定义InstituteofMicroelectronics,PekingUniversityCopyright©2011-2012集成电路设计实习－综合实验定时器设计实验内容端口定义Page4端口名位宽：单位bit说明RST1系统复位，低电平有效CLK1系统时钟HRS1设置“小时”信号，高电平有效MINS1设置“分钟”信号，高电平有效SET_TIME1设置时间有效信号，高电平有效SET_ALARM1设置闹铃有效信号，高电平有效TOGGLE_SWITCH1打开/关闭报时控制信号，高电平有效InstituteofMicroelectronics,PekingUniversityCopyright©2011-2012集成电路设计实习－综合实验定时器设计芯片结构芯片内部信号通过IO单元连接到外部信号，这些IO单元构成环形结构，成为padframe。本实验中采用SMIC35单元库中提供的IO单元，为了简化这部分设计，推荐输入采用PI(PAD,C)，输出采用PO2(PAD,I)，VDD和VSS作为“电源”和“地”的IO，加上构成环形结构的PCORNER单元和填充单元（PFILLER50、PFILLER20）等可以构成padframe。Page5InstituteofMicroelectronics,PekingUniversityCopyright©2011-2012集成电路设计实习－综合实验定时器设计实验报告要求实验报告包括实验目的、实验过程（结构设计、电路设计、版图设计）、实验结论等部分组成。实验报告的格式以本文的word文档作为模板，应该包括封面、目录、前言、章节、总结和参考资料等内容。分组实验2人一组，一人主要负责数字前端设计，一人主要负责数字后端设计。二人各自负责相关章节的撰写，共同完成1份实验报告。Page6InstituteofMicroelectronics,PekingUniversityCopyright©2011-2012集成电路设计实习－综合实验定时器设计祝实验顺利！Page7