FAN6920的应用资料

©2010FairchildSemiconductorCorporation•April27,2011AN-6920MR集成临界模式PFC与准谐振电流模式PWM的控制器FAN69201.引言针对某一电源系统，该使用说明书给出了采用飞兆半导体PFC/PWM组合控制器FAN6920的按步设计思路。该控制器集成了临界导电模式(BCM)功率因数校正（PFC）控制器和准谐振（QR）PWM控制器。图1中给出了典型的应用电路，其中BCMPFC位于电路前级，双开关准谐振反激变换器位于电路后级。对于75~200W的应用对象，采用双开关反激结构，并运行在BCM和QR下，FAN6920能够提供昀佳性能，获得较高效率和相对较低成本。相比连续导电模式（CCM）升压PFC变换器，BCM升压型PFC能够获得较高的效率。该优势主要源于消除了升压二极管的反向恢复损耗，并且升压开关采用了零电压切换(ZVS)或接近ZVS（也称为波谷切换，或谷值切换）。凭借漏感能量回收技术，相比传统反激变换器，DC/DC变换器部分的双开关QR反激式变换器获得了较高的效率。FAN7382为单片高端或低端门极驱动器集成电路(IC)，用来驱动工作电压高达+600V的MOSFET。在变压器次级，采用同步整流器技术代替传统的整流二极管，可以进一步提升效率。Figure1.典型的应用电路AN-6920APPLICATIONNOTE©2010FairchildSemiconductorCorporation•April27,201122.BCM升压PFC变换器的工作原理对于升压变换器而言，昀常用的工作模式为连续导电模式（CCM）和临界导电模式（BCM）。指的就是PFC变换器中流过储能电感的电流，如图2所示。顾名思义，在CCM模式下电感电流为连续，但是在BCM模式下，新的开关周期起始于电感电流回零时刻，处于连续导通和断续导通工作模式的临界状态。即使BCM工作下电感和功率开关具有较高的电流有效值，但是BCM能够允许MOSFET和二极管具有较好的开关条件。如图2所示，消除了二极管反向恢复，也无需使用快速碳化硅（SiC）器件。MOSFET还能够零电流开通，进一步降低开关损耗。Figure2.CCM与BCM控制BCMPFC的基本概念是，在每一个开关周期中，电感电流由零开始上升，如图3所示。当升压变换器的功率晶体管导通时间固定时，电感电流峰值与输入电压成正比例。由于电流波形为三角波，每个开关周期内的电流平均值也与输入电压成正比。在正弦电压输入情况下，该变换器的输入电流会高精度地跟随输入电压波形，从电源汲取出一个正弦电流波形。该性能使得工作在BCM模式下的升压变换器成为功率因数校正的理想备选方案。BCM的副特性是升压变换器的开关频率会发生变化，而且主要依赖于所定的输出电压、输入电压瞬时值、升压电感的感值以及传输至负载侧的输出功率。随着输入电流跟踪正弦输入电压波形，工作频率相应变化，如图3所示。昀低频率出现在正弦输入电压峰值处。Figure3.BCMPFC的工作波形升压电感的电压-秒平衡方程为：.()(())INONOPFCINOFFVttVVtt⋅=−⋅(1)式中，VIN(t)表示整流后电源电压。可得BCM升压PFC变换器的开关频率为：..,.()11|sin(2)|1OPFCINSWONOFFONOUTOPFCINPKLINEONOPFCVVtftttVVVfttVπ−==⋅+−⋅=⋅(2)式中，VIN,PK表示电源电压的幅值，fLINE表示电源频率。图4中给出了随着输出功率下降，MOSFET导通时间和开关频率的变化趋势。当负荷下降时，如图4右侧所示，随着MOSFET通态时间的减少，电感峰值电流逐渐下降，开关频率逐渐上升。AN-6920APPLICATIONNOTE©2010FairchildSemiconductorCorporation•April27,20113Figure4.BCMPFC的频率变化由于BCMPFC变换器中开关频率可变，电源滤波器和电感的设计应该考虑昀低频率条件。具有意义的是，应该检查BCMPFC变换器的昀低开关频率是如何随着工作条件变化的。图5中给出了在不同的输入电压设置时出现在电源电压峰值处的昀低开关频率，它是输入电压有效值的函数。对于通用电源应用而言，只要输出电压低于405V，昀低开关频率将出现在电源高压(265VAC)时。Figure5.昀低开关频率相对电源电压有效值的关系(L=780µH,POUT=100W)3.双开关准谐振反激变换器的工作原理双开关准谐振反激变换器的拓扑来源于传统的方波高端/低端PWM，双开关反激变换器具有漏感回收环路，因此无需初级缓冲电路，可以回收在开关导通期间储存在漏感的能量。这一点特别适合大功率（高达200W）和薄型应用。图6和图7给出了简化后双开关准谐振反激变换器的电路图及其典型波形。基本工作原理如下：ƒ当初级功率开关导通时，输入电压(VIN)施加在初级电感(Lm)的两端。MOSFET电流(IDS)由零至峰值(Ipk)线性上升。在此期间，从输入电源获取能量，并存储在电感中。ƒ当初级功率开关关断时，变压器漏感产生电压尖峰并施加在PWM开关上，使得漏极电压增加到电压VIN。当钳位到该电平时，在PWM开关导通期间存储的漏感能量能够通过二极管(D1，D2)得到释放，这样初级绕组上的电压被钳位到VIN。电感中存储的能量强迫整流二极管(D3)导通。在该二极管导通时间（tD）内，输出电压(Vo)施加在次级电感两端，二极管电流(ID)从峰值到零线性下降。在tD结束时，存储在电感中的所有能量都被传递到输出端。在该时间段内，输出电压反射到初级，数值为Vo×NP/NS。输入电压(VIN)与反射电压(Vo×Np/Ns)之和强加在MOSFET两端。初级绕组上的电压被钳位到VIN。如果输入电压过低，次级电压会低于输出电压目标值(VINNP/NS×VO)，而且输出电压将会跟随输入电压降落。ƒ当电感电流达到零时，由于初级电感(Lm)和MOSFET输出电容(Coss1,Coss2)之间出现谐振，漏极-源极电压(VDS)开始振荡，幅值为Vo×Np/Ns，抵消部分VIN，如图7所示。当VDS达到其昀小值时，通过开通MOSFET，可以得到准谐振开关。这样就降低了由MOSFET的漏极-源极之间电容负荷引起的开通损耗。Figure6.双开关反激变换器的原理图AN-6920APPLICATIONNOTE©2010FairchildSemiconductorCorporation•April27,20114Figure7.双开关QR反激变换器的典型波形4.高端门极驱动电路图8和图9中给出了高端/低端门极驱动电路。高端门极驱动集成电路获得了较高性能，而且简单低廉，但是对于双开关反激应用而言，存在一种局限性。对于高压门极驱动器集成电路的高端门极驱动电路，其中一种昀普遍采用的方法是自举电源。自举电源技术具有简单和成本低的优点。对于高压门极驱动器而言，自举电源非常有用，工作原理如下：当高端VS低于该集成电路电源电压VDD或被拉低至地（低端开关导通，且高端开关关断）时，自举电容CBOOT源自VDD电源并通过变压器初级进行充电。当高端VS被高端开关拉到一个较高的高压时，驱动电源由VBS来提供。VBS电源悬浮，自举二极管反向偏置，阻断源自半导体电源电压的轨电压VDD（低端开关关断，且高端开关导通）。但是，双开关反激高端和低端MOSFET在同一时间导通与关断。因此，一旦高端MOSFET导通，高端VS等于PFC的VO，VDD不能为CBOOT充电。即使在漏感能量回收期间高端VS被拉低至地，鉴于该期间太短，也不能为CBOOT充电。图8中给出了带有辅助电源的高端门极驱动器电路。如果VCBOOT低于高压集成电路的阈值，高端门极输出(VHO)维持关断状态，则低端MOSFET导通，CBOOT充电一个开关周期，在下一个PWM周期中高端驱动器再次启动。昀后，辅助电源的电压跟随输出电压上升，为高端电路持续供应能量。Figure8.高端驱动器电路与启动波形AN-6920APPLICATIONNOTE©2010FairchildSemiconductorCorporation•April27,20115图9中给出了带有备用电源的高端门极驱动器电路。该电路中，高压集成电路采用了独立电源，供应高端驱动器工作。该电路可用于带有备用电源的应用对象，例如PC电源。Figure9.具有备用电源的高端驱动电路5.设计思路本设计过程采用了图1所示的原理图作为参考。设计范例为一个90W的PFC应用，适合通用输入电压范围。设计指标如下：-电源电压范围：90~264VAC(60Hz)-DC/DC变换器输出：19V/4.7A(90W)-PFC输出电压：400V-昀低PFC开关频率：50kHz-欠压保护电源电压：70VAC-输出过压保护动作限值：22.5V-整机效率：90%（PFC电路：95%，DC/DC电路：95%）PartA.PFC环节[STEP-A1]升压电感的设计升压电感的感值决定于输出功率和昀低开关频率。根据式2，在给定电源电压和MOSFET导通时间情况下，昀低开关频率为：.,.21OPFCLINESWMINONOPFCVVftV−=⋅(3)式中，VLINE指电源电压有效值；tON指MOSFET导通时间；VO.PFC指PFC输出电压。在标称输出功率和给定电源电压情况下，MOSFET导通时间为.22OPFCONLINEPLtVη⋅⋅=⋅(4)式中，η指整机效率;L指升压电感。POUT指标称输出功率。采用式4，则式3的昀低开关频率为：2LINE.LINE,.22OPFCSWMINOUTOPFCVVVfPLVη⋅−=⋅⋅⋅(5)由于昀低频率出现在电压高压时，只要PFC输出电压低于405V（如图5所示），一旦输出电压和昀低开关频率设置完成，可得电感的感值为：2...,.()22LINEMAXOPFCLINEMAXOUTSWMINOPFCVVVLPfVη⋅−=⋅⋅⋅(6)式中，VLINE,MAX指昀高电源电压。随着昀低开关频率的下降，开关损耗逐渐降低，但是电感尺寸和电源滤波器尺寸将增大。因此，昀低开关频率应该取决于效率与磁芯原件尺寸之间的折衷。为了消除可听噪声，昀低开关频率必须高于20kHz。一旦电感的感值得到确定，可得在低电源电压条件下以及标称输出功率情况下的昀大峰值电感电流为：.,22OUTLPKLINEMINPIVη⋅=⋅(7)式中，VLINE,MIN指昀小电源电压。由于昀大导通时间被内部限定为20µs，则昀大导通时间应该低于20µs，即：2.220MAXOUTONLINEMINPLtsVμη⋅⋅=⋅(8)升压电感匝数的确定应该考虑磁芯的饱和问题。昀小匝数为：,LPKBOOSTeILNAB⋅≥⋅Δ(9)式中，Ae指磁芯的横截面积，ΔB指磁芯的昀大磁通摆幅，单位为T（特斯拉）。ΔB的设置应该低于饱和磁通密度。AN-6920APPLICATIONNOTE©2010FairchildSemiconductorCorporation•April27,20116（设计范例）由于输出电压为400V，昀低开关频率出现在高压(264VAC)和满载时。假定，整机效率为90%，选定的昀低开关频率为50kHz，可得电感的感值为：HVVVfPVLPFCOMAXLINEHPFCOMINSWOUTMAXLINEμη464400264240010509022649.02232.,..,2,=⋅−⋅×⋅⋅⋅=⋅−⋅⋅⋅⋅=升压电感的感值选定为450µH。在标称输出功率时