30日下午(2)-产品设计和整改_医用电气设备电磁兼容2-沙

（三）滤波设计滤波技术的基本概念用于切断沿导线传播的传导骚扰。EMI滤波器多为低通滤波器插入损耗定义：信号源不接滤波器直接加在负载上的电压和信号源通过滤波器后加在负载上的电压之比。21/lg20)(UUdBLossins滤波技术的分类反射式滤波器----LC低通滤波器安装在电源线、信号线和控制线端口，滤除频率较高的共模骚扰（线－地间骚扰）和差模骚扰（线－线间的骚扰）。吸收式滤波器----铁氧体磁环在高频时呈现电阻性，套在整个连接线上能消耗高频共模骚扰的能量。反射式滤波器电容滤波器穿心电容电感滤波器共模扼流圈CSZZZ1，LSZZZ1，电源滤波器Ll和L2：几十毫亨，C1：0.047~0.22微法X电容，L3和L4：几毫亨，C2和C3：几纳法Y电容。滤波器的选择功率—配合设备的功率；插入损耗—静态和动态，频率范围；漏电流--IEC435（CO）14规定：I类安全设备漏电流小于3.5mA，II类应小于0.25mA。阻抗分布参数对插入损耗的影响高频时电容器是电容C和分布电感的串联电路，电感器是电感L和分布电容的并联电路。电源滤波器的使用电源滤波器的正确安装滤波器的安装直接影响到滤波性能。滤波器应该安装在机箱入口处。金属外壳和屏蔽机箱紧密搭接，搭接面积越大越好，以保证良好的低阻抗接地通道。滤波器的输入和输出线要最大限度地相互隔离，不能靠近和平行走线。滤波器的输入线贴近机箱边缘布设，远离其他信号线。吸收式铁氧体滤波器及其等效电路抑制原理和注意事项铁氧体磁环在高频时呈电阻性，所以能消耗高频共模电流。铁氧体磁环不适合用于大电流的差模滤波。共模电流在连接线上是有一定分布的，因此铁氧体磁环应放在电流较高的位置上，一般放在连接线的引出处。磁环的内径要与导线的粗细相匹配。铁氧体磁环是否起作用取决于共模天线的阻抗。带共模去耦器的插座如有可能信号线最好直接采用带滤波器的连接器，这种连接器的插座上每个引脚都带有由铁氧体磁珠和穿心电容组成的滤波器，但这种插座价格较贵。四、屏蔽设计屏蔽的基本概念切断辐射电磁噪声沿着空间的传输途径。用金属材料或磁性材料把所需屏蔽的区域包围起来，使屏蔽体内外的“场”相互隔离。主动屏蔽--屏蔽噪声源，防止噪声源向外辐射场。被动屏蔽--屏蔽敏感设备，防止敏感设备受噪声辐射场的干扰。屏蔽的种类和屏蔽效能近场λ/2π，电场屏蔽和磁场屏蔽，屏蔽效能：SEE（dB)=20lg(E2/E1)SEH（dB)=20lg（H2／H1)远场λ/2π，电磁场屏蔽。屏蔽效能：SEE=SEH=SE近场的电场屏蔽静电场的屏蔽近场的电场屏蔽交变电场的屏蔽电场屏蔽只要把任何很薄的金属体接地就能达到良好的效果。近场的磁场屏蔽高频磁场屏蔽---采用薄的金属良导体。近场的磁场屏蔽低频磁场屏蔽---采用高磁导率的铁磁性材料例如铁、硅钢片、坡莫合金等（100KHz)。远场的电磁场屏蔽电磁场屏蔽—可同时屏蔽电场和磁场，采用薄的金属导体材料。空间电磁波在入射到金属体表面时会产生反射和吸收，电磁能量被大大衰减，从而起到屏蔽作用。吸收损耗反射损耗总屏蔽效能=吸收损耗+反射损耗屏蔽效能的决定性因素•机箱的屏蔽效能由孔缝直径决定，机箱孔缝等效于二次发射天线。•孔缝长度等于半波长的整数倍时，漏泄能量最大。•对于固定的孔缝长度，频率越高，泄漏越严重。机箱屏蔽设计中使缝隙尺寸满足要求:商用设备：dλ/20，20dB军用设备：dλ/50，28dB显示窗可使用屏蔽玻璃；接缝处应良好搭接，缩短连接螺丝的间距，可使用导电衬垫；采用波导设计,通风窗可使用波导管。金属壳对器件内部电路的影响1、金属壳对内部电路及引线端的分布电容较大，可能会引入更大的骚扰、增强窜扰、引起震荡等不良影响。因此内部电路的公共端应接金属壳，金属壳与所在PCB板的地连接。2、金属壳可能使内部电路或器件的电特性发生一定的变化。3、由于金属壳的反射，内部场的分布发生变化，有些部位或有些频率的窜扰问题可能更严重。屏蔽电缆单端接地-电场屏蔽双端接地-磁场屏蔽双绞线的磁场屏蔽作用屏蔽电缆和屏蔽连接器的使用如果要求传输信号的速率较高，边缘较陡，则串接滤波器就可能把有用信号的高频部分也滤掉，从而影响信号的正常传输。这时就只能采用屏蔽的方法。屏蔽层应保持电连续性和一致性，要求电缆屏蔽层和连接器插头的金属外壳要有360度的完整搭接，不能出现“猪尾巴”现象。（五）PCB板的EMC设计印制电路板设计应遵循的主要原则1、无论是信号环路或供电环路，电流的环路面积越小越好，尤其不能出现环套环的重叠现象。2、不相容的元器件和信号线（数字与模拟、高速与低速、大电流与小电流、高电压与低电压等）应相互远离，不要平行走线。分布在不同层上的信号线走向应相互垂直。这样可以减少相互之间的电场和磁场耦合干扰。3、高速信号线应考虑阻抗匹配问题，即信号线的负载应与信号线的特性阻抗相等。4、在PCB的上方不允许有任何电气上没有连接并悬空的金属存在。等效磁场天线的发射和接收22120rIAEcos2fBAU发射的骚扰电场强度接收产生的骚扰电压电流的环路面积越大，频率越高，辐射发射越大，接收的骚扰电压也大。减小磁场天线差模电流辐射的措施1尽量减小环路面积(等同减小环路电感，减小环路特性阻抗）#镜像层优先选用地层，而不是电源层.#适当选择布线层进行时钟布线1———————布线层（好）2———————地层3———————布线层（最好）4———————电源层5————-———地层6———————布线层（好）(a)某六层板的分层1————————布线层（好）2————————地层3————————电源层4————————布线层（一般）(b)四层板的分层多层印制板的分层四层板的时钟线跨层布置ICIC1234AB上布线层地层电源层下布线层#布线注意：时钟线跨层时，必须加接地通孔减小磁场天线差模电流辐射的措施2频率越高，辐射越强，所以应尽量减小有用信号的高次谐波成分。1.模拟信号—减小失真2.数字信号---增加上升时间3.无用噪声---根据产生机理进行抑制切断电感负载产生的脉冲噪声的抑制方法•在线圈、开关触点或开关管二端并联吸收回路。•在振荡回路中串接阻尼电阻。等效电场天线的共模电流辐射的基本模式--电流驱动和电压驱动1、电流驱动模式：信号电流环路电感共模源不对称电场天线。骚扰设备的等效电场天线的共模电流辐射任何二点间有电位差就是共模源，如果二点有引线出去就是共模天线。当频率达到MHz级时nH的分布电感和pF级的分布电容都将对共模辐射产生重要影响。设备的共模天线的一极往往是印刷板的地和机箱，另一极是连接电缆中的地线；由于线间电容之间的耦合，整条电缆上都污染上了共模电流。连接电缆上的共模电流辐射往往是造成设备辐射超标的主要原因，机箱无法屏蔽。2、电压驱动模式：信号电压架空金属对地的电位差（共模源）耦合电容C不对称电场天线。PCB板的电磁兼容设计步骤板和层的选择元器件的选取元器件的位置连接器引脚的安排布置地线布置电源线安排高速信号线安排低速信号线板和层的选择单面板和双面板一般用于低、中密度布线的电路和集成度较低的电路，多层板适用于高密度布线和集成度高的电路，从电磁兼容的角度看单面板和双面板不适宜高速数字电路，只能采用多层印制板。。选用多层板时，确定层数和各层的用途。确定层数和各层的用途：#电源平面和地平面尽量靠近，以增加层间电容，可作为电源的滤波电容的一部份，同时大大减小了电源的分布阻抗，从而减小了公电源线阻抗耦合干扰。#布线层应尽量安排与地层相邻，以使信号环路面积降至最小从而有效减小差模辐射。元器件的选取应有利于实现电磁兼容，例如：#选用表面贴装式芯片，以减小引线脚分布参数的影响，#选择芯片时在满足产品技术指标的前提下，尽量选用低速时钟。#选用高频电容、无感电阻。元器件的位置首先应对板上的元器件分组，目的是对板上的空间进行分割，同组的放在一起，以便在空间上保证各组的元器件不致于相互干扰。一般先按使用电源电压分组，再按数字与模拟、高速与低速以及电流大小等进一步分组。大致上以信号流的方向按组布置。不相容的器件要分开布置，例如敏感器件则应远离时钟发生器等等。输入输出芯片要位于接近连接器出口处，以免I/O信号在板上长距离走线，耦合上干扰信号。高速数字器件（频率大于10MHz或上升时间小于2ns的器件）应安排在远离连接器。连接器引脚的安排•引脚应根据元器件在板上的位置确定。•不相容的引脚要分开布置。•各类电源引脚和数字、模拟信号线引脚都应配置相应的地引脚。布置地线加粗回流地线，在采用多层板时可专门设置地线面，目的是减小回流线的阻抗，从而减小共地线阻抗耦合干扰。分设回流地，即根据不同的电源电压，数字电路和模拟电路分别设置地线。在多层印制板的地线层上用“划沟架桥”的方法来分地。桥应该有足够的宽度。目的也是减小共地线阻抗耦合干扰。多层板的信号层上的高速信号轨线不能横跨地线层上的沟，避免数字信号回流绕沟而行，扩大环路面积，增加差模辐射。A/D变换器芯片如只有一个地线引脚，则该芯片应安放在连接模拟地和数字地的桥上，避免数字信号回流绕沟而行。连接器不要跨装在地线沟上，因为沟两边的地电位可能差别较大，从而通过外接电缆产生共模辐射骚扰。高频时，双面板的梳状地线结构应该为井字形网状结构。目的是减小信号环路面积，从而减小差模电流辐射。•专用EMC地供去耦电容接地布置电源线电源供电线由于给板上的数字逻辑器件供电，线路中存在着瞬态变化的供电电流，因此将向空间辐射电磁骚扰；供电线路电感又将引起共阻抗耦合干扰。双面板上采用轨线对供电，轨线对应尽可能粗，而且相互靠近。供电环路面积应减小到最低程度，不同电源的供电环路不要相互重叠。多层板的供电有专用的电源层和地线层，面积大，间距小，特性阻抗可小于１Ω。二层之间的电容也参与去耦，主要针对频率较高的频段。供电线路应加滤波器和去耦电容。在板的电源引入端使用大容量的电解电容10μF～100μF作低频滤波，再并联一只0.01—0.1μF的陶瓷电容作高频滤波。板上集成片的电源引脚和地线引脚之间应加0.01μF的陶瓷电容进行去耦，去耦电容应贴近集成片安装，连接线应尽量短，使去耦回路的面积尽可能减小。去耦电容的作用和选择提供高频通路，同时提高EMI和EMS性能。式中ΔI为门电路开启时所需瞬时电流最大值；dv为电容器上允许的电压跌落；dt为门电路开启所需时间，一般为脉冲上升时间。dtdvIC/大小电容并联作去耦时，大的滤低频，小的滤高频。尽量减小去耦环路面积可减小分布电感。采用三脚电容、小型电源母线等新器件。tVCImin信号线的布置先布高速线，后布低速线。减小信号环路面积，信号环路不应重叠。这对于高速度、大电流的信号环路尤为重要。在单层和双层板上，信号线及其回流线应该紧靠在一起布置，最好是每条信号线都有自己的回流线，否则容易产生信号环路的重叠。高速信号线要尽可能的短，以免干扰其他信号线。在双面板上，必要时可在高速信号线两边加隔离地线。多层板上所有高速时钟线都应根据时钟线的长短，采用相应的屏蔽措施。信号线的布置最好根据信号的流向顺序安排。一个电路的输出信号线不要再折回输入信号线区域。不相容的信号线（数字与模拟、高速与低速、大电流与小电流、高电压与低电压等）应相互远离，不要平行走线。分布在不同层上的信号线走向应相互垂直。这样可以减少线间的电场和磁场耦合干扰。输入输出轨线在连接器端口处应加高频去耦电容，去除高频时钟频率及其谐波。高速信号线应考虑阻抗匹配问题，即信号线的负载应与信号线的特性阻抗相等。特性阻抗与信号线的宽度、与地线层的距离以及板材的介电常数等物理因素有关，是信号线的固有特性。阻抗不匹配将引起传输信号的反射，使数字波形产生振荡，造成逻辑混乱。通常信号线的负载是芯片，基本稳定。造成不匹配的原因主要是信号线走线过程中本身的特性阻抗的变化，例如走线的宽窄不一，走线拐弯，经过过孔等。所以布线时应采取措施，使得信号线全程走线的特性阻抗保持不变。高速信号线布置在同一层上，不经过过孔。一般数字信号线应避免穿过二个以上的过孔。信号线拐9