搜索
PCIExpress中的2.5Gbps时钟数据恢复电路的设计与实现作者：唐世民学位授予单位：国防科学技术大学相似文献(4条)1.期刊论文何海波.谢惜惜.王跃明.刘银年.HEHai-bo.XIEXi-xi.WANGYue-ming.LIUYin-nian基于USB的超光谱成像仪数据采集系统的设计-红外2008,29(5)设计了一套基于USB2.0高速串行总线的数据采集系统,实现了某超光谱成像仪研制过程中的光谱图像数据采集、传输、显示与存储.系统的软硬件设计综合应用了USB,LVDS、时钟数据恢复、8B/10B编码、乒乓缓存、多线程和DirectDraw等技术.相对于传统的基于ISA/PCI总线的成像光谱仪数据采集系统,该设计支持热插拔和总线供电,具有低功耗、小型化和轻量化等特点,对类似数据采集系统的设计具有参考和借鉴意义.2.学位论文万昌盛USB2.0接口芯片系统架构设计与数字部分实现2009随着芯片设计技术的不断进步，特别是大容量存储设备的广泛使用，使得高速总线的应用越来越广泛。USB技术是一种高速串行接口总线技术，由于其具有易用、高传输速率、向下兼容、扩展丰富、接口供电、支持热插拔、功耗低等特点，使得其成为目前在计算机外设以及高速存储设备上使用最多最被看好的一项技术，它具有广阔的发展前景。而随着芯片设计越来越复杂，要想在规定的时间内达到设计目标也越来越困难，为此出现了ASIC设计流程规范，芯片设计通过遵守设计流程，每一步都达到设计要求，这样在遵守时间的同时得到高可靠性，这样以ASIC设计流程为基础对USB物理层芯片进行设计，其具有广阔的市场前景和现实意义。本文通过分析USB协议，特别是收发器宏单元接口(UTMI)部分协议，对传统的UTMI系统架构进行了改进，总体结构分为三大部分：模拟部分；480MHz时钟域数字逻辑，包括位填充和反位填充、反转不归零编解码(NRZI)和解码、串并和并串转换中的移位寄存器、发送和接收状态机、时钟数据恢复模块等；60MHz时钟域数字逻辑部分，主要包括串并和并串转换中保持寄存器、串行接口引擎(SIE)接口转换逻辑等。其中数字部分以480MHz时钟作为系统时钟，对于发送和接收模块，采用门控时钟的方法来降低系统功耗，对具体电路的设计采用以面积换时间的方法设计高速电路。本设计难点在时钟数据恢复模块，通过比较分析业界流行的时钟恢复方法：模拟CDR技术和过采样技术，分析其优缺点，在此基础上提出结合这两种传统方法的方法，设计出兼具结构简单和恢复速度快的优点的自动反馈调节时钟恢复电路，此电路利用了锁相环中的延时单元来实现。其主体部分为数字逻辑实现，设计简单可靠，且降低了功耗。最后通过仿真验证设计，其完全满足设计要求，并给出了物理综合结果。本文是一个完整的ASIC前端设计。从系统架构的选择和设计，到最后综合给出门级网表，采用业界最流行的设计流程和项目管理方法，对通用ASIC的前端设计具有参考意义。而本设计中的难点，也是最具创新的部分——时钟数据恢复模块不仅能够USB2．0芯片中应用，还能应用于串行高级技术附件(SATA)及其他高速串行总线中，为通用的时钟恢复电路设计提供了第三套解决方案，简化了此类芯片的设计难度，具有广阔的市场前景和学术价值。3.期刊论文万昌盛.林平分.于忠臣自动反馈调节时钟恢复电路设计-电子元器件应用2009,11(11)为了克服传统时钟数据恢复方法或过采样技术的缺点,文中给出了兼具结构简单和恢复速度快等优点的自动反馈调节时钟恢复电路.此电路不需要修改原PLL电路结构,只是借用PLL中延时单元电路来得到锁定延时,同时也不需要产生多倍于系统时钟的采样时钟,因而电路设计更加简单,易于实现,而且锁定速度快,面积功耗小.4.学位论文冯颖劼基于0.13μmCMOS工艺的5GbpsCDR电路的设计与实现2007I/O带宽的需求驱动着传统的并行总线向高速串行总线的过渡。时钟数据恢复电路CDR(ClockDataRecovery)是实现高速串行传输技术的关键电路，它从串行数据中恢复出时钟信号并通过数据恢复消除数据在传输过程中引入的抖动，其性能决定了整个串行传输系统的性能。本文对过采样CDR的结构、CDR的抖动容忍特性、CDR中多相时钟产生器的抖动对性能的影响等进行了深入的研究。在理论分析的基础上，设计并实现了一款面向PCIExpress应用的数据速率为5Gbps的时钟数据恢复电路。本文的研究成果和创新之处主要包括：1.在0.13μmCMOS工艺下实现了一款数据速率为5Gbps的时钟数据恢复电路，Hspice仿真结果表明，该设计能够很好地满足PCIExpress2.0协议对时钟数据恢复的要求。2.在0.13μmCMOS工艺下实现了一款30相500MHz的延迟锁定环DLL(DelayLockLoop)，该DLL，采用了动态相位插值方法降低了对工艺的要求，Hspice仿真结果表明其性能满足过采样CDR对多相时钟发生器的要求。3.针对系统对静态相位误差的要求，设计了一款新的鉴相器电路。该鉴相器既解决了电荷泵开启死区的问题又有理想线性鉴相器的特点，较好地解决了由于电荷泵电流失配带来的系统静态相位误差的问题。4.针对采样系统要求稳定的特点优化设计了压控延迟线和电荷泵，减小了DLL的抖动，改善了CDR的性能。本文链接：授权使用：上海海事大学(wflshyxy)，授权号：666c1613-0d5e-4a36-9b5c-9e010082da7a下载时间：2010年9月30日