简易频率特性测试仪-陈硕组报告

蚆Forpersonaluseonlyinstudyandresearch;notforcommercialuse螃Forpersonaluseonlyinstudyandresearch;notforcommercialuse罿简易频率特性测试仪艿摘要：本系统以MSP430单片机为核心，由DDS频率合成器及其调理电路、RLC被测网络、高速乘法器、低通滤波、高精度ADC及显示电路等构成。高速DDS频率合成器AD9854产生两路正交信号，其中一路通过RLC谐振网络，其输出的信号与原始两路正交信号分别通过乘法器形成两路带有直流分量的混频信号，通过低通滤波提取出该直流信号进入数模转换器，根据公式AMP=22BA和Ang=)(tan1BA即可得出原始信号通过谐振网络后得到的幅度与相位值，通过扫频测试即可得到幅频与相频曲线。经测试，本设计满足题目所有基础部分和部分发挥部分要求。Forpersonaluseonlyinstudyandresearch;notforcommercialuse蒃关键字：DDS、待测网络、高速乘法器、MSP430f169袂莈罿薅膄肂蒆薆莂蒁膆莃蒁袁羇蒅螃莀蚇薆羂蝿蒇莃一、二、芄系统方案1、2、腿总体方案设计膈本系统设计由DDS频率合成器AD9854实现两路正交信号的产生，其中一路信号经过被测网络产生待测信号，待测信号与原始的两路正交信号都通过比较器形成方波，再将该待测信号与原始正交信号通过锁相放大电路产生两路带有直流分量的待测信号信号，经过低通滤波形成纯正直流信号后根据AMP=22BA得到幅度，Ang=)(tan1BA得到相角。莅系统框图：莂AD8954信号合成器被测RLC网络AD835乘法器AD835乘法器OPA227构成的有源低通滤波OPA227构成的有源低通滤波AD1115数模转换器AD1115数模转换器测试显示网络MSP430单片机图1-1系统框图袂2、DDS方案的论证与选择羈方案一：模拟器件实现。采用AD公司AD9854高速DDS模拟器件，通过单片机编程，写入频率控制字和相位控制器，实现不同频率相位的波形输出。蒆方案二：线上可编程逻辑器件构成。通过FPGA，构建内部DDS模块，编程控制频率及通过DA输出产生相应的波形。蒁方案一通过单片机控制，程序简单，AD9854内部时钟速率最高为300MHz，且该芯片输出误差及输出失调都较小，完全可以满足题目要求。方案二中若想输出高频波形，则需将FPGA时钟进行倍频，这样会导致输出的频率值不能满足本题0.0001的误差范围，同时对DA的要求非常高，综上所述，我们采用方案一。芁3、乘法器方案的论证与选择蚈方案一：利用运放、比较器、电子开关等搭建乘法器。采用两路同相和反向输入放大器做为输入放大，经过比较器将参考信号转为方波信号。电子开关用作相敏解调，最后通过输出放大和低通滤波得到乘法输出。芄方案二：采用集成的模拟乘法器芯片AD835，它作为一款电压输出型四象限模拟乘法器，带宽高达250MHz，其外围电路非常少，配置简单。袃方案一理论很容易但是电路结构较复杂，本题要求信号达到40M，搭建的电路很难满足要求。而集成的乘法器IC外围电路简单，且足以带宽也完全满足要求。综上，我们采用方案二做为乘法器的设计方案。4、5、螁低通滤波方案的论证与选择葿方案一：使用有源低通滤波器，用TI公司的OPA227运放搭建一个有源低通滤波器，设计截止频率为1Hz,尽可能保留直流分量。芅方案二：使用巴特沃兹无源低通滤波器，通过RC网络构成地通过滤波，滤去交流成分，保留直流分量。羁因为本系统中没有低频噪声，交流分量较为固定，不须设计高阶滤波器。方案一虽然有源滤波搭建较为麻烦，但可保证通带内直流信号没有衰减，且OPA227运放输入失调电压很小，基本可以保证输入直流信号没有变化，而方案二用RLC网络虽然电路搭建简单，但通带会有衰减，对信号的保真度低，会造成明显的误差，综合考虑,本系统选用方案一。膀腿莆二、系统理论分析与计算莄1、整体方案分析及计算薀该系统设计目的是检测RLC网络的幅频特性及相频特性。为实现该目的，先用AD9854DDS信号合成器发出两路正交的初始信号（Acosx、Asinx），该信号频率从1M到40M可调，由Acosx一路通过待测的RLC谐振网络产生谐振信号，该信号分别与原始的两路正交信号通过乘法器相乘形成两路混频信号进行锁相放大再滤波，提取出两路直流电压，根据公式AMP=22BA与Ang=)(tan1BA分别得到待测网络的幅频与相频特性。袀膄2、锁相放大器分析蒂锁相放大提取信号利用相关检测技术，根据相关性原理，通过自相关或互相关运算，以最大限度地压缩带宽、抑制噪声，完成微弱信号的检测，主要由相敏检波部分和低通滤波部分构成。聿若锁相放大器输入信号为：莆膅参考信号为：薁蒈其中，和分别为输入信号和参考信号的频率，和为对应相位角，和为对应幅值。两路信号进入相敏检波后进行乘法，输出为：膆芇羃上式表明，相敏检波器的输出包括两部分，前者为Us与Ur的差频分量，后者为和频分量。当被测的有用信号与参考信号同步时，即f1=f2时，差频为零，这时差频分量变成相敏直流电压分量,而和频分量为倍频。通过低通滤波滤除倍频分量，从而使输出变为：膂袇所以，当被测有用信号与参考信号频率f2=f1时，则上式中存在直流分量，即锁相放大器的直流输出：肄3、4、肁滤波器设计薁在本系统中，信号从乘法器输出之后是一个带有直流分量的混频信号，为了使后级AD采样时采得准确的谐振信号电压，需要对该谐振信号进行滤波，因为本系统没有低频噪声，直流信号中混杂的交流分量也较为固定，故利用TI公司的高精度低噪声运放OPA227设计二阶有源低通滤波器，截止频率为1Hz即可满足要求。由截止频率计算公式ω=1=RC21，取R=16K，C=10uF。蚇实践证明设计两个串联的一阶低通滤波其效果要好于单独用一个运放设计两阶低通滤波，故本次设计采用如图膅图3.2.1二阶1Hz低通滤波电路图5、6、蒄ADC设计羀本题目要求幅频测量误差的绝对值≤0.5dB；扫频测量的频率数据显示的分辨率为100kHz。2s内数据从在1M变化到40M，最小步进为100K，数据变化率最为0.05s。系统幅度绝对误差0.5dB，根据实际测试计算我们所需最小分辨率为2.8mv以内。故我们采用TI公司具有16位分辨率的高精度数模转换器ADS115，其能够以每秒860个采样数据的速率执行转换操作，最小分辨率为30.5µv，且能支持4路单端输入和两路差分输入。莇5、被测网络设计膇该题目要求设计中心频率为20MHz，有载品质因素为4，最大电压增益为-1dB。薂RLC串联谐振网络的中心频率即谐振频率LC21,ω=20MHz,推得LC=6.333*10-17。蒀串联电路的总阻抗)1(CLjRZ，谐振时ωL=C1，所以谐振电路中心频率时的总阻抗为R。为了保证中心频率时增益为-1dB即0.89，即当89.0)100(5.050R即可，即R12.2Ω，取R=1Ω。肈品质因数CLRQ1=4。羄当R固定，联立LC=6.333*10-17和CLR1=4可得L与C的值，考虑到标称值，取L=3.3uH,C=20pF。考虑到电感与电容实际值与标记值的误差，经检测此时品质因数为4.06，中心频率为20.2MHz，满足题目要求。6、7、羅特性曲线显示衿根据题目要求，扫频范围从1M到40M,同时最小步进大于100KHz，在额定时间范围内最多需要采集数据390个，也就是在显示装置上面最多只需要显示390个点，故采用128*64的点阵液晶即可满足要求。本设计采用带中文字库的12864液晶，其是一种具有4位/8位并行、2线或3线串行多种接口方式，内部含有国标一级、二级简体中文字库的点阵图形液晶显示模块；其显示分辨率为128×64,内置8192个16*16点汉字，和128个16*8点ASCII字符集.利用该模块灵活的接口方式和简单、方便的操作指令，可方便构成本题所需中文人机交互图形界面以及特性曲线绘制界面。三、四、袈电路与程序设计1、2、肅DDS及后级调理电路设计肃本系统采用AD9854DDS信号合成器制作两路正交信号发生器，设计实践中发现当AD9854输出高频时，输出信号会伴随较为明显的噪声和偏置所以要在AD9854输出级添加调偏与低通滤波电路；为了满足输出电压≥1V，要在输出级添加同相比例放大电路。艿因为输出最大频率为40MHz，所以设置低通滤波的截止频率为60MHz。本设计选用ST公司的宽频带运放LF351设计两阶有源低通滤波器，电路如图蕿放大模块选用TI公司的宽带宽FET输入运放OPA656，经实际测量由DDS直接输出的信号峰峰值为500mV，故设计两阶同向比例放大器，电路如图肇膁图3.1.160MHz低通滤波电路羂荿袄图3.1.1AD9854电路3、4、薄被测网络设计莁被测网络为纯RLC电路，为了保证输入电压稳定，在输入级前段用TI公司的高带宽电流反馈型运放THS3001做一级跟随器作为缓冲，同样后级同样用THS3001做一级缓冲来保持输出电压。聿在前级缓冲器输出端串联一个50Ω电阻，因为THS3001做同相跟随器时输出阻抗非常小所以该50Ω电阻即可为RLC待测网络的输入阻抗。在RLC网络的输出端加一个50Ω电阻接地，该电阻即为输出阻抗，根据系统理论分析与计算中对待测网络进行的计算（R=1Ω，L=3.3uH,C=20pF）设计出如图羆V11Vrms20Hz0°输入阻抗50欧姆R11ΩC120pFL13.3µHR250Ω蚂图3.2.1RLC谐振网络电路袁3、乘法器电路设计薆本系统利用高速乘法器AD835，其外围电路简单，本设计中利用Z端调节输出偏置，输出仅由X,Y决定，调节电位器可实现增益微调，如图所示。7、8、羇与相关模块设计肄本设计利用MSP430f16做为主控芯片，在IAR软件平台上进行程序开发和模块驱动，程序流程图如图所示。芀芆螄膃虿肆袆芁聿螇羇蚃薈薇螄螂节芈螆膄蚁肈薃四、五、芃系统测试肀1、测试仪器螈（1）、数字示波器TektronixTDS1002(60MHz1GS)蚄（2）、DDS函数信号发生器瑞特SG1060A（3）（4）莁、数字万用表UNI-TUT56蒀（4）、线性电源SG1732葿2、测试方案（1）（2）蚆DDS输出信号测试螃FPGA产生m序列作为白噪声通入5MHz低通滤波器，用示波器观察滤波器的输出。调出示波器FFT功能，观测白噪声频谱及均方根。判定频谱是否平坦，带宽是否不大于10MHz，有效值不小于0.2V。进一步提高噪声有效值，判定是否达到题目发挥部分要求，噪声有效值不小于2V。（3）（4）罿RLC谐振网络测试（5）（6）艿测量速度测试蒃改变DDS输出频率，观测系统刷屏速度是否满足题目要求。袂3、测试结果及分析（1）（2）莈DDS输出信号测试罿根据测试方案，测试结果如表薅表膄频率（）肂幅度蒆频率薆幅度莂频率蒁幅度膆频率莃幅度蒁频率袁幅度羇蒅螃莀蚇薆羂蝿蒇（3）锁相放大器测试结果根据测试方案，测试结果如表4.1所示。表4.1锁相放大器测试结果测试条件输入信号：噪声有效值500mV2V被测电阻1k1.5k2k1k1.5k2k测试阻值1.05k1.5k2.05k1.1k1.45k1.9k误差5%0%2.5%10%3.3%5%测试结果分析：系统采用查表的方式实现电阻阻值测量功能，1k~2k间以50进行分段存储。由测试结果可以看出，在噪声有效值为2V、电阻为1k时，系统误差最大，误差来源主要是由于信噪比降低，AD采集到直流电压不稳定，夹杂较多噪声，导致结果偏差较大。（4）测量速度测试结果根据测试方案，可以看出系统在测试中可以很快的刷新屏幕，测试阻值。完全达到题目2次/s要求。（5）电容测量测试结果根据测试方案描述，系统可以自动识别出电容。容值测试结果如表4.2所示。表4.2锁相放大器测试结果测试条件输入信号：噪声有效值500mV2V被测电容10nF15nF20nF10nF15nF20nF测试容值11nF14nF20nF11nF17nF19nF误差10%