FPGA配置数据流的安全性研究

FPGA配置数据流的安全性研究作者：颜丽学位授予单位：哈尔滨工程大学相似文献(10条)1.会议论文张友森.雷杰EDA技术在导弹电路设计中的应用技术研究2006当今EDA技术在民用领域应用非常广泛，利用先进的EDA设计工具和设计方法可以提高我们在导弹研制过程中的设计水平。笔者结合工作实践，重点介绍了如何在工作中使用EDA设计工具和EDA设计方法。2.期刊论文于宗光.叶守银.夏树荣.徐征.杨功成.YuZongguang.YeShouyin.XiaShurong.XuZheng.YangGongcheng一种正负输入电压ASIC的输入保护电路设计-半导体技术2000,25(3)提出一种适用于正负输入电压专用集成电路的输入保护电路.该电路设计思想新颖,可在不影响电路工作的情况下,对正负过压都能起良好的保护作用.3.学位论文牟在鑫无滤波器立体声音频D类功率放大器专用集成电路的设计与实现2007本论文的设计工作来源于西安电子科技大学科研项目“高效低THD音频D类功率放大器的研究与设计”，主要对D类功率放大器的工作原理及性能进行理论研究并设计实现。论文首先分析了各种音频功率放大器的工作原理以及各自的性能特点，重点阐述了D类音频功率放大器的工作原理和脉宽调制方案，并在此基础上设计了一款大功率输出、低功耗、无需输出滤波器的立体声音频D类功率放大器XPD7026。该芯片采用一种新颖的脉宽调制方案，通过对PWM调制信号进行半波整形并利用全桥输出级降低了D类功率放大器对输出滤波器的依赖。文中重点阐述了D类功率放大器的关键子模块设计，如振荡器、前置运算放大器、积分器、PWM比较器以及基准源。特别是文中提出了一种新颖的可以作为片内电源的带隙电压基准，从而降低了D类功率放大器的静态功耗，提高了D类功率放大器的效率。另外，通过引入电荷泵驱动模块使得输出级可以全部采用NMOS晶体管作为开关管，大大节省了芯片面积。整体电路基于某公司0.6μmBCD工艺设计，使用Cadence等EDA软件完成整体电路的前仿真验证。仿真结果表明，电路功能和性能指标均已达到设计要求。4.会议论文郑雷摩托车发动机电子进角点专用集成电路设计原理19925.会议论文于宗光.陈彩菊.徐爱华罗盘机专用集成电路设计与应用19926.会议论文姚兆平我国通信专用集成电路发展的解决之道2002本文就我国加入WTO后,信息通信产业遇到了新的挑战,集成电路是信息产品和高新技术的核心,上海贝尔公司在高水准上为电信建设提供完整的解决方案.7.学位论文时伟基于PLD的时间数字转换电路设计2007本文研究数字化的时间-数字变换TDC(TimetoDigitalConversion)技术，本课题的研究主要为数字化模拟一数字转换ADC(Analogtodigitconverter)服务。数字化ADC可以通过TDC间接地实现，即先实现模拟量转换成时间量的ATC变换(AnalogtoTimeConversion)，然后再将模拟的时间量做TDC，以实现数字化ADC。这一目标决定了本文所研究的TDC既要借鉴在其他领域中取得的成果，又要满足自身的要求。对作为数字化ADC部分电路的TDC有特殊的要求，主要体现在：电路必须是全数字的，不能使用模拟压控振荡器(VCO)等器件；希望所设计的电路既能在专用集成电路(ASIC)上实现，也能在可编程逻辑器件(PLD)上实现，因此对电路的可综合性有较强的要求，同时对电路的规模也有一定要求；电路必须满足分辨率和采样率的要求。虽然TDC技术已经在核物理等领域获得了长足的进展'[7,8,9,]，但是关于基于数字化ADC应用的TDC设计报道目前还不是很多。wantanabe于1993年报道了在ASIC上的TDC实现'[2]，作者用一种基于环形延时链的方法实现了13位输出的全数字TDC，以1.5um的CMOS工艺流片，芯片面积为1.1mm'2，分辨率为0.5ns。之后于2003年，WaIltaIlabe报道了一种全数字化的ADC'[1]，该电路的原理是基于文献[2]所设计的全数字TDc，作者以0.8um的cMoS工艺在0.45mm'2面积上实现了18位全数字的ADC。遗憾的是，文献[1]的前端ATC实现是利用门电路延时时间与所施加电源电压有线性关系这一原理，无法在PLD芯片中实现。另外，众所周知，ASIC设计难度大、费用高，流片风险大，且设计重用与工艺条件有关。而基于PU)的设计可以有效地缩短研制周期，提高设计的灵活性和可靠性，降低设计成本且无流片风险'[15,16]。随着全数字TDC的研究，使基于PLD的高分辨率TDC设计成为可能。本文介绍了基于PLD器件的TDC实现，成功地将Wantanabe的方法移植到PLD中，解决了移植中的一系列问题，给出了在MAX7000S[17]系列CPLD芯片EPM7128SLC84-15上的实现和硬件测试结果，实验结果表明，此方法的分辨率平均可达4.26ns，离散性在+0.23ns和-0.12ns之间，最人非线性小于±1/10LSB。为了解决本方法在FPGA和CPLD芯片上的通用性，本文又提出一种改进型的基于FPGA芯片的TDC电路设计方法。电路以QuartuslIWebEdition4.2'[33]为软件平台在Cyclone系列'[19]芯片上实现。第四章中给出了详细的设计方法、测量数据及图表。将本文描述的TDC方法结合可集成到PLD中的ATC，就可以组成完整的数字化ADC。文献[37]描述了基于单稳态电路的ADC实现方法。TDC部分将成为该实现方法中影响转换精度的一个重要部分。本文设计均以硬件描述语言实现，为全数字化ADC的PLD实现打下了基础。8.会议论文孙肖子雷达、对抗接收机专用集成电路(ASIC)的优化设计19929.会议论文张晓如.曾烈光同步数字系列（ＳＤＨ）及其专用集成电路（ＡＳＩＣ）199510.会议论文龙绍周.胡刚骰X9014波控驱动器专用集成电路的研究1992本文链接：授权使用：上海海事大学(wflshyxy)，授权号：c118593a-4d5c-4594-a708-9dea014d0662下载时间：2010年9月7日