二篇-3章浙大版集成电路课后答案

第三章组合逻辑电路题2.3.1某功能的逻辑函数表达式为L=∑m(1,3,4,7,12,14,15);(1)试用最少量的“与-非”(2)试用最少量的“或-非”(3)试用7454型4-4-3-2“与-或-非”门实现该函数。解：(1)设变量为A、B、C、D，用卡诺图化简，结合“1”方格得：DBACDAABCDCBDBACDAABCDCBDCBAfL),,,((2)卡诺图中结合“0”方格，求最简的“或—与”表达式，得：DCADCBDBBADCADCBDBBAL))()()((00ABCD0001011111101011110100100000100DBCA&&&&&BABCDL00ABCD0001011111101011110100100000100≥1≥1≥1≥1≥1ABCDCABDL(3)在卡诺图中结合“0”格，求反函数的最简“与—或”表达式，两边分别求反后得：DCADCBDBBADCBAfL),,,(DCADCBDBBAL用4—4—3—2的“与—或—非”门实现的电路图如下所示：题2.3.2设计一个编码器，其6个输入信号和输出三位代码之间的对应关系如题表2.3.2所示。试用“或-非”题表2.3.2输入输出5A4A3A2A1A0A2Y1Y0Y000001001000010010000100011001000100010000101100000110解：列出变形后的真值表，然后得出三个输出函数式。输入输出2Y2Y2Y0A0011A0102A0113A1004A1015A11000ABCD0001011111101011110100100000100&≥14432BDCADBCAL5435432AAAAAAY5215211AAAAAAY4204201AAAAAAY题2.3.3图题2.3.3是一个函数发生器，试写出当S0S1S2S3为0000～1111的16种不同取值时，Y关于逻辑变量AB图题2.3.3解：根据变量可能的取值和组合，1615151414131312121111101099887766554433221100)(,,,)(,,,,)(,,)(,,)(,mmmmmmmmmmmmmmmmSBAYBSAYSBAYSBAYSBAYSBAYSBAYSBAYSABYSBAYSBAYSBAYSBAYSBAYSBAYABSY题2.3.4用教材中图2.3.8所示的双2线-4线译码器74LS139(译码器功能见表2.3.3)及最少量的“与-非”CBACACBAZ),,(1BCACABCBAZ),,(2解：把2/4译码器先连接成3/8译码器，然后实现二个逻辑函数，根据二个逻辑函数，连接出电路如图所示：74021YYYYABCCBACBACBAABCCBACBACBAZ76532YYYYBCACBACABABCBCACBACABABCZ≥1≥1≥15A≥1≥1≥13A4A0A2A1A2Y1Y0Y题2.3.5试用74LS138型3/8译码器设计一个地址译码器，地址译码器的地址范围为00-3F。(可适当加其它逻辑门电路)解：由于地址译码器的范围为00～3F(十六进制数)，实际上是64个地址，因此，可用地址扩展的方法来实现，把3/8扩展成4/16，再扩展成6/64译码即可。题2.3.6设X和Y分别为二位二进制数，试用最少量的半加器和与门实现Z=X·Y解：由于X、Y是二位的二进制数，0101,bbYaaX，根据直式运算，01aaX01bbY01ba00ba11ba10ba可得每位的输出函数如下，23111210011000,,,cScbaSbabaSbaS.电路图为:题2.3.7试用“与-非”、“与-或”门及“异或”门设计一个可控变换器，设计要求为：当控制端K=1时，将输入三位二进制码变换成三位格雷码输出：当K=0时，将输入三位格雷码变换成三位二进解：令三位二进制码为CBA,,,三位格雷码为YXW,,,在K控制下，列真值表，可得：K=1三位二进制码转换成格雷码K=0三位格雷码转换成三位二进制码ABCWXY000000001001010011011010100110101111110101111100WXYABC0000000010010110100100111101001111011011101001113Y0Y74LS1391ST1A11A074LS1392ST2A12A01&&1Z2ZABC4Y7Y2121&&&&0b0a1a1b0s1s2s2cK=1时，三位二进制码→三位格雷码得：CBYBAXAW,,K=0时，三位格雷码→三位二进制码得：YXWCXWBWA,,)()(WAAW)()()(WAXBBX][][)(YXWKCBKCY电路图为:题2.3.8试总结分析一个组合逻辑电路功能的一般步骤和方法。解：组合逻辑电路分析的一般步骤为：①由给定的逻辑电路图，逐级地写出各输出逻辑函数式；②给定各个输入变量的取值，计算出各个输出，列成真值表；③从真值表得出给定电路的逻辑功能；题2.3.9试设计一个一位二进制数的全减器，设A为被减数，B为减数，J0为低位来的借位信号，D为差数以及J1为向高位的借位信号，请用“与非”解：列出全减器的真值表：差0000000000)7,4,2,1(),,(ABJJBAJBAJBAJBAABJJBAJBAJBAmJBAfD借位00000)7,3,2,1(),,(BJJABABJJABAmJBAfJ电路图为：输入结果ABJ0DJ10000000111010110110110010101001100011111=1=1&≥11)(AW)(BX)(CYK)(WA)(XB)(YC题2.3.10试用一个四位二进制加法器及“异或”门实现四位二进制减法运算，并要求画出逻辑图。四位二进制加法器的简化逻辑图如图题2.3.10图题2.3.10：该二进制减法应该是被减数大于减数的情况，其它情况不在此例。将被减数的补码加上减数的补码求得：只要在四位二进制加法器的一个加数输入端(0123AAAA)输入被减数的补码（正数的补码就是原码），另一个加数输入端(0123BBBB)加入四位减数的补码，则就得到减法运算，输出为结果的补码（由于被减数大于减数，则结果就是一个正数）。题2.3.11试用并行四位加法器连接成将余三码转换成BCD代码的转换电路解：解题思路为只要将余三码作为四位的加数输入，把8421BCD码作结果输出，找出另外一个四位的加数是多大时，才是对应的8421BCD码，从而求出四位加数的每位函数式，便可画出电路图。转换电路真值表如下：&&&&&&&&&111AB0JD1J=1=1=1=13A2A1A0A3B2B1B0B1由真值表可见，在加法器的加数输入端输入余三码，在被加数的输入端输入1101数据，则在结果输出即为8421BCD码了。所以，连接的电路图有：题2.3.12试用一片74LS283型四位二进制加法器，将8-4-2-1BCD码转换成三码的代码转换电路。74LS283的简化逻辑图如图题2.3.12图题2.3.12解：只要在加法器的被加数输入端加8421BCD码，加数输入端加上0011，即就转换成了余三码输出。连接电路如图所示：四位余三码加数8421BCD码输出A3A2A1A0B3B2B1B0Y3Y2Y1Y00011110100000100110100010101110100100110110100110111110101001000110101011001110101101010110101111011110110001100110110018421BCD码输出余三码输入“1”“0”“1”8421输入余三码输出题2.3.13经过组合逻辑电路的设计例题，试简述组合逻辑电路设计的一解：组合逻辑电路设计的一般步骤：①分析题意，找出给定逻辑问题的输入变量和输入变量个数，画一个大致框图；②由给定的功能要求，列出真值表；③求各个输出逻辑结果的逻辑函数的最简“与—或”表达式，（通常用卡诺图求，且在真值表中不出现的输入变量组合当作约束项处理）；④变换逻辑式子为设计所要求选用的门的符号的形式（如：要求用“与—非”门画出逻辑电路时，应将式子变换成“与非—与非”形式）；⑤根据要求的逻辑符号，画出逻辑电路图；题2.3.14试用一片八选一数据选择器74LS151实现逻辑函数。(1)ACDDABCCDBADCBAZ),,,((2)CBACBACBACBAZ),,((3))(CBA解：解题基本思路：选定多路选择器的地址输入变量，列出卡诺图，求出数据输入端的函数关系式；(1)选定四变量函数中的ABC(A2A1A0)为地址输入，卡诺图为0,,1,0,0,0,,045762310DDDDDDDDDD画出的电路图为：（2）选定多路选择器的地址变量为)(012AAAABC,由于地址数正好是变量数，所以数据输入端的逻辑关系一定是常量“0”和“1”。画卡诺言图如下：由卡诺图可知：076320DDDDD1541DDD其电路图为：0DABC000001011010110011110110010111000000000100YYA2A174LS151（MUX）A0D0D1D2D3D4D5D6D7“1”ABCDZABC000001011010110011110110011100000(3)该题解法同前，由于函数只有三变量，选定地址变量为)(012AAAABC后，其多路数据选择器的各数据输入端都为常量。用卡诺图后求出各数据端的函数关系：由卡诺图得：06530DDDD17421DDDD题2.3.15试用CC4512八选一型数据选择器产生如下逻辑函数，CBACBAACL图题2.3.15为CC4512的简化逻辑图，表2.3.15图题2.3.15表2.3.15CC4512S1S0A2A1A0Y00000D000001D100010D200011D300100D400101D500110D600111D701×××01××××高阻YYA2A174LS151（MUX）A0D0D1D2D3D4D5D6D7“1”ABCZABC000001011010110011110110010100101YYA2A174LS151（MUX）A0D0D1D2D3D4D5D6D7“1”ABCZ解：由真值表可知CC4512多了二个使能控制端，其它与上题一样，所以有卡诺图：由卡诺图得出各数据输入端的函数关系：06430DDDD17521DDDD题2.3.16常用低密度可编程逻辑器件的结构有何特点?按电路结构可分为哪几类?解：题2.3.17参考教材图2.3.52所示四位二进制比较器在PAL16P8中的映射结果，试分析在设计时设置中间变量E3、E2、E1、E0解：减少输出函数中与项（乘积项的个数）。PAL16V8器件每个输出最多只允许8个与项。题2.3.18参考教材图2.3.52所示四位二进制比较器在PAL16P8中的映射结果，分析输出AGB、ALB解：00123112322333baEEEbaEEbaEbaAGB00123112322333abEEEabEEabEabALB题2.3.19(一机题)试设计一个二一十进制显示译码器，输入A4A3A2A1为8421编码，输出为十个十进制数0～9，用七段(a、b、c、d、e、f、g)共阴数码管(LED)显示(1)在Lattic公司的ISPSynario开发软件环境下，用ABEL-HDL语言描述该电路的逻辑功能；(2)给出各输出逻辑函数的最简“与-或”(3)解：（1）ABEL-HDL源程序MODULEBCD7A4,A3,A2,A1PINistype'com';a,b,c,d,e,f,gpinistype'com