搜索
第一章计算机系统概论1.1计算机软硬件的概念硬件：计算机的实体部分，由各种电子元器件，各类光、电、机设备的实物组成。软件：由人们事先编制的具有各类特殊功能的程序组成。通常寄寓于各类媒体中，存放在计算机的主存或辅存内。计算机运行所需程序及相关资料。特点：硬件的速度快，软件的成本低。硬件和软件在计算机系统中相互依存，缺一不可，同等重要。1.2计算机系统的层次结构有几层，每层是什么计算机硬件、系统软件和应用软件构成三层次结构。三层层次结构：多层层次结构：1.3计算机的基本组成（ALU、CU、NM、I/O、BUS）冯·诺依曼计算机的特点：程序存储、二进制运算1）计算机由运算器、存储器、控制器、输入设备和输出设备五大部件组成。2）指令和数据以同等地位存放于存储器内，并可按地址寻访。3）指令和数据均用二进制数表示。4）指令由操作码和地址码组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置。5）指令在存储器内按顺序存放。通常，指令是顺序执行的，在特定条件下，可根据运算结果或根据设定的条件改变执行顺序。6）机器以运算器为中心，输入输出设备与存储器间的数据传送通过运算器完成。计算机硬件框图及图中各部件的功能：运算器：完成算术运算和逻辑运算，并将运算的中间结果暂存在运算器内。存储器：存放数据和程序，使计算机能自动运行程序指令，脱离人工操纵。控制器：控制、指挥程序和数据的输入、运行以及处理运算结果。输入设备：将人们熟悉的信息形式转换为机器能识别的信息形式（01代码），如键鼠。输出设备：将机器运算结果转换为人们熟悉的信息形式，如打印机输出，显示器输出。（输入输出设备实质：信息转换）1.4计算机硬件的主要技术指标（名词解释）机器字长：CPU一次能处理数据的位数，通常与CPU的寄存器位数有关。机器指代CPU，机器字长用运算器字长表示，也代表运算器字长。单位：位（bit）、字节（byte）运算器（ALU）决定机器字长，从而决定ALU中数据相关，由整齐相关原则统一长度。存储容量：主存容量与辅存容量。主存容量：主存中存放二进制代码的总位数。【存储容量=存储单元个数X存储字长】辅存容量：机器辅存（如硬盘）所能存储的二进制代码总位数。单位：字节（B）运算速度：周期指令数（判断计算机快慢的指标）周期指令数：执行一条指令所需的时钟周期（机器主频的倒数）习题：P191、2、5、6、7、8、11第二章计算机的发展及应用（浏览）第三章系统总线3.1总线的基本概念概念：连接多个部件的信息传输线，是各部件共享的传输介质。（多个模块共享的通信通路）结构框图：BUS特征：共享（节约成本，结构规范）分时（缺点：不能并行）平等竞争优点：灵活性好（分散连接）、成本低（共享）、性能价格比高缺点：通信瓶颈（不并行）3.2总线的分类总线组成：传输线、接口逻辑、仲裁部件传输线：所有信号的集合（一组多根导线）——DB、AB、CB按传输信息不同：数据总线、地址总线、控制总线数据总线（DB）：用来传输各功能部件之间的数据信息，是双向传输总线，位数与机器字长、存储字长有关。数据总线的位数称为数据总线宽度，是衡量系统性能的重要参数。（数据线宽度决定数据并行传送能力）地址总线（AB）：用来指出数据总线上的源数据或目的数据在主存单元的地址或I/O设备的地址。由CPU输出，是单向传输。位数与存储单元个数有关。（地址线宽度决定寻址能力）控制总线（CB）：用来发出各种控制信号。对单一控制线而言是单向传输，对控制总线总CPU主存I/O设备ALUCUReg体来说是双向传输。（命令流出CPU，响应流入CPU）接口逻辑：概念：提供一个能力范围，在该范围内，CPU能用简单的方法访问多种类型的设备功能：连接器（物理/逻辑连接）；转换器（转换信号）仲裁部件：为什么仲裁：为解决共享冲突，提高总线利用率什么是仲裁：解决共享冲突的过程仲裁方法：集中式仲裁；分布式仲裁总线工作流程：请求（BusRequst）→裁决（给出BusGreed）→地址→数据→释放总线控制权通信总线（串行并行）：用于计算机系统之间或计算机系统与其他系统之间的通信。串行通信：数据在单条1位宽的传输线上一位一位地按顺序分时传送。并行通信：数据在多条并行1位宽的传输线上同时由源传送到目的地。比较：并行通信适用于近距离的数据传输，串行通信适用于远距离传送。串行与并行通信的数据传送速率都与距离成反比。3.3总线特性及性能指标总线特性：机械特性：保证物理连接。电气特性：规定逻辑连接。功能特性：说明总线中每一根传输线的作用。时间特性（过程特性）：完成传输过程，说明总线中每一根线在什么时间内有效。（分析时序、有效分工）性能指标（名词解释）：总线宽度：数据总线的根数，用bit（位）表示。总线带宽（计算题）：总线的数据传输速率，即单位时间内总线上传输数据的位数，通常用每秒传输信息的字节数（B）来衡量，单位用MBps（兆字节每秒）表示。Eg：总线工作频率33MHz，总线宽度32位（4B），则：总线带宽=33X(32/8)=132MBps时钟同步/异步：总线上的数据与时钟同步工作的总线称为同步总线，与时钟不同步工作的总线称为异步总线。总线复用：一条信号线上分时传输两种信号。（为提高总线的利用率，优化设计，将地址总线和数据总线共用一组物理线路，在这组物理线路上分时传输地址信号和数据信号）信号线数：地址总线、数据总线和控制总线三种总线数的总和。总线控制方式：突发工作、自动配置、仲裁方式、逻辑方式、计数方式等。总线举例：PCI总线良好的兼容性：总线部件和插件接口相对于处理器是独立的，支持所有的目前和将来不同结构的处理器。支持即插即用（PlugandPlay）：任何扩展卡只要插入系统便可工作。支持多主设备能力：主设备指对总线由控制权的设备（CPU），PCI支持多主设备，即允许任何主设备和从设备（对总线没有控制权的设备）之间实现点到点对等存取。3.4总线结构单总线结构：CPU、主存、I/O设备都挂在一组总线上，允许I/O设备之间、I/O设备与CPU之间或I/O设备与主存之间直接交换信息。特点：结构简单便于扩充，但系统工作效率不高。多总线结构：出现的原因：解决CPU、主存与I/O设备之间传输速率不匹配问题，实现CPU与其它设备相对同步。双总线结构：将速度较低的I/O设备从单总线上分离出来，形成主存总线与I/O总线分开的结构。特点：对比单总线结构而言系统工作效率有所提升，但不能充分发挥高速率部件的性能，并且结构变复杂了。三总线结构：主存总线用于CPU与主存之间的传输；I/O总线供CPU与各类I/O设备之间传递信息；DMA总线用于高速I/O设备（磁盘、磁带等）于主存之间直接交换信息。其中：主存总线与DMA总线不能同时对主存进行存取，I/O总线只有在CPU执行I/O指令时才能用到。另一种三总线结构：特点：工作效率再次提高，但结构更为复杂。四总线结构（中间层结构）：特点：对高性能设备与CPU来说，各自的效率将获得更大的提高，各自改变其结构也不会影响高祖总线的正常工作，缺点是结构复杂。辨别系统总线：主存挂载在哪一条线上，哪一条线就是系统总线。总线结构举例：P56PCI总线总线工作原理：先申请后使用总线信号：空闲时为空号，但受到干扰会产生无意义的01代码3.5总线控制（总线仲裁）主设备与从设备：对总线具有控制权的设备（CPU）是主设备，否则为从设备。集中式仲裁：将控制逻辑集中在一处（如CPU中）。由链式查询（3根控制线）、计数器定时查询（2+nlog2根控制线，是最优查询）、独立请求方式（1+2n根控制线）。3.6总线通信控制同步通信（定时）：通信双方由同一时标控制数据传送。时钟通常由CPU的总线控制部件发出，送到总线上的所有部件；也可以由每个部件各自的时序发生器发出，但必须由总线控制部件发出的时钟信号对它们进行同步。优点：规定明确、统一，模块间的配合简单一致。缺点：主、从模块时间配合属于强制性“同步”，速度各不相同的部件必须按最慢速度的部件来设计公共时钟，严重影响总线的工作效率，给设计带来局限性，缺乏灵活性。异步通信（定时）：采用应答方式（握手方式）通信。三种互锁：1）不互锁：主模块发出请求信号不等待从模块回答即可撤销请求信号；从模块发出回答信号后确认主模块已收到回答信号自动撤销回答信号。2）半互锁：主模块发出请求信号必须等待从模块发出的回答信号才撤销；从模块发出回答信号不必等待主模块撤销请求信号，隔一段时间自动撤销其回答信号。3）全互锁：主模块发出请求信号必须等待从模块发出的回答信号才撤销；从模块发出回答信号必须等待主模块请求信号撤销才能撤销其回答信号。半同步通信（同步定时与异步定时的总和应用）：增设一条“等待”（WAIT）响应信号线，采用插入时钟（等待）周期的措施来协调通信双方的配合问题。例题P613.1、3.2、3.3、3.4习题P661、2、3、5、6、7第四章存储器4.1概述存储器的基本概念：存储器是计算机系统中的记忆设备，用来存放程序和数据。重要性：使计算机实现自动化影响：计算机系统类型、技术、组织、性能、价格现状：目前还没有最佳能满足计算机系统对存储器需求的技术措施：分层结构的存储子系统存储器分类（图表）：存储器的层次结构：是什么：速度、容量和每位价格这三者的关系分层：大容量、高速度、低成本（促生分层结构）分层：缓存—主存、主存—辅存CPU和缓存、主存都能直接交换信息；缓存能直接和CPU、主存交换信息；主存可以和CPU、缓存、辅存交换信息。解决的问题：缓存—主存层次：解决CPU和主存速度不匹配问题主存—缓存层次：解决存储系统的容量问题。Cache速度优化、硬盘容量优化（都以块为单位进行信息交换）4.2主存储器主存的基本组成：名词解释：存储体：由存储元构成存储元：存储器最小存储单位（一个存储元存一个二进制位）存储单元：一组存储元称为一个存储单元单元地址：每个存储单元唯一的地址编号主存中储存单元的地址分配（存储器对存储体的编码）：按字节寻址：每一个存储字包含4个可独立寻址的字节。字地址用地位字节的地址表示。按字寻址：字地址用该字高位字节的地址表示。主存的技术指标：1）存储容量：主存能存放二进制代码的总位数。（存储容量=存储单元个数X存储字长）也可用字节总数表示。（存储容量=存储单元个数X存储字长/8）2）存储速度（=存取周期=存储器带宽）：由存取时间和存取周期表示。存取时间（存储器的访问时间）是指启动一次存储器操作（读或写）到完成该操作所需的全部时间。存取周期是指存储器进行连续两次独立的存储操作（如连续两次读操作）所需的最小间隔时间，通常存取周期大于存取时间。3）存储器带宽：表示单位时间内存储器存取的信息量，单位为字/秒或字节/秒或位/秒。带宽是衡量数据传输率的重要技术指标。对于提高存储器带宽：缩短存取周期；增加存储字长，使每个存取周期可读/写更多的二进制位数；增加存储体。随机存取存储器（SRAM、DRAM）静态RAM：原理：电阻分压举例：Intel2114P77优点：读写速度一致，信息写入后不会随时间消失缺点：有电源电阻，集成度不高动态RAM：原理：地址线减半，电容存储举例：三管动态RAM芯片特点：集成度提高，但外围电路变复杂，速度下降（写快读慢）RAM性能比较：RAM类型存取速度集成度功耗成本易失性双极型快低大高易失SRAM中中中中DRAM低高小低ROM性能比较：类型种类擦除性写机制易失性MROM一次编程不能屏蔽非易失PROM电EPROM多次编程紫外线光芯片级Flash电块级EEPROM电字节级动态RAM的刷新（DRAM刷新）方法：时序控制（不是先行后列的按行刷新）原理：按行刷新（存储元行），使用读操作（只读取不输出，控制选择X有效Y无效）刷新方法：集中刷新：一个刷新周期内对全部存储单元集中一段时间进行逐行刷新，此刻必须停止读/写操作（这段时间称为死时间）。特点：简单，但死时间长（一旦刷新，所有行都被刷新）分散刷新：对每行存储单元的刷新分散到每个存取周期内完成，不存在停止读/写操作的死时间，但存取周期延长，整个系统速度降低了。异步刷新（最优最复杂）：每隔一段时