Ch05IC有源元件与工艺流程

东南大学射频与光电集成电路研究所集成电路设计基础王志功东南大学无线电系2004年东南大学射频与光电集成电路研究所2第五章IC有源元件与工艺流程5.1概述5.2双极性硅工艺5.3HBT工艺5.4MESFET和HEMT工艺5.5MOS工艺和相关的VLSI工艺5.6PMOS工艺5.7NMOS工艺5.8CMOS工艺5.9BiCMOS工艺东南大学射频与光电集成电路研究所3第五章IC有源元件与工艺流程IC材料、工艺、器件和电路材料工艺器件电路形式电路规模Si-BipolarD,BJT,R,C,LTTL,ECL,CMLLSINMOSD,NMOS,R,CNMOS,SCFLVLSICMOSD,P/N-MOS,R,CCMOS,SCFLULSI,GSIBiCMOSD,BJT,P/N-MOS,R,CECL,CMOSVLSI,ULSISilicon硅Si/GeD,HBT/HEMTECL/SCFLLSIMESFETD,MESFET,R,C,LSCFLLSI,VLSIHEMTD,E/D-HEMT,R,C,LSCFLLSI,VLSIGaAs砷化镓HBTD,HBT,R,C,LECL,CMLMSI,LSIHEMTD,HEMT,R,C,LSCFL,CMLMSIInP磷化铟HBTD,HBT,R,C,LECL,CMLMSI5.1概述表5.1东南大学射频与光电集成电路研究所4图5.1几种IC工艺速度功耗区位图东南大学射频与光电集成电路研究所55.2双极性硅工艺早期的双极性硅工艺：NPN三极管p+p+n+n-pn+n+p-SiO2BECBuriedLayerMetalpn-Isolationpn-Isolation图5.2东南大学射频与光电集成电路研究所65.2双极性硅工艺先进的双极性硅工艺：NPN三极管图5.2东南大学射频与光电集成电路研究所75.3HBT工艺(a)(b)图5.3GaAsHBT的剖面图(a)和能带结构(b)东南大学射频与光电集成电路研究所85.4MESFET和HEMT工艺GaAs工艺：MESFET图5.4GaAsMESFET的基本器件结构东南大学射频与光电集成电路研究所9GaAs工艺：HEMT图5.5简单HEMT的层结构东南大学射频与光电集成电路研究所10GaAs工艺：HEMT工艺的三明治结构图5.6DPD-QW-HEMT的层结构东南大学射频与光电集成电路研究所11MainParametersofthe0.3mmGateLengthHEMTsHEMT-TypeParametersE-HEMTD-HEMTVth0.05V-0.7VIdsmax200mA/mm(Vgs=0.8V)180mA/mm(Vgs=0V)Gm500mS/mm400mS/mmRs0.6W·mm0.6W·mmfT45GHz40GHz表5.2:0.3mm栅长HEMT的典型参数值东南大学射频与光电集成电路研究所12与Si三极管相比，MESFET和HEMT的缺点为:跨导相对低;阈值电压较敏感于有源层的垂直尺寸形状和掺杂程度；驱动电流小由于跨导大，在整个晶圆上，BJT的阈值电压变化只有几毫伏，而MESFET，HEMT要高十倍多。东南大学射频与光电集成电路研究所135.5MOS工艺和相关的VLSI工艺东南大学射频与光电集成电路研究所14图5.7MOS工艺的分类东南大学射频与光电集成电路研究所15认识MOSFETGateDrainSourcen+n+LeffLDrawnLDp-substrateSGDPolyOxideWn+n+线宽(Linewidth),特征尺寸(FeatureSize)指什么？东南大学射频与光电集成电路研究所16MOS工艺的特征尺寸(FeatureSize)特征尺寸:最小线宽最小栅长图5.8东南大学射频与光电集成电路研究所175.6PMOS工艺5.6.1早期的铝栅工艺1970年前，标准的MOS工艺是铝栅P沟道。图5.9东南大学射频与光电集成电路研究所18铝栅PMOS工艺特点：l铝栅，栅长为20mm。lN型衬底，p沟道。l氧化层厚1500Å。l电源电压为-12V。l速度低，最小门延迟约为80100ns。l集成度低，只能制作寄存器等中规模集成电路。东南大学射频与光电集成电路研究所19Al栅MOS工艺缺点制造源、漏极与制造栅极采用两次掩膜步骤不容易对齐。这好比彩色印刷中，各种颜色套印一样，不容易对齐。若对不齐，彩色图象就很难看。在MOS工艺中，不对齐的问题，不是图案难看的问题，也不仅仅是所构造的晶体管尺寸有误差、参数有误差的问题，而是可能引起沟道中断，无法形成沟道，无法做好晶体管的问题。东南大学射频与光电集成电路研究所20Al栅MOS工艺的栅极位错问题图5.10东南大学射频与光电集成电路研究所215.6.2铝栅重叠设计栅极做得长，同S、D重叠一部分图5.11东南大学射频与光电集成电路研究所22铝栅重叠设计的缺点lCGS、CGD都增大了。l加长了栅极，增大了管子尺寸，集成度降低。东南大学射频与光电集成电路研究所23克服Al栅MOS工艺缺点的根本方法将两次MASK步骤合为一次。让D，S和G三个区域一次成形。这种方法被称为自对准技术。东南大学射频与光电集成电路研究所245.6.3自对准技术与标准硅工艺1970年，出现了硅栅工艺。多晶硅Polysilicon，原是绝缘体，经过重扩散，增加了载流子，可以变为导体，用作电极和电极引线。在硅栅工艺中，S，D，G是一次掩膜步骤形成的。先利用光阻胶保护，刻出栅极，再以多晶硅为掩膜，刻出S，D区域。那时的多晶硅还是绝缘体，或非良导体。经过扩散，杂质不仅进入硅中，形成了S和D，还进入多晶硅，使它成为导电的栅极和栅极引线。东南大学射频与光电集成电路研究所25标准硅栅PMOS工艺图5.12东南大学射频与光电集成电路研究所26硅栅工艺的优点：l自对准的，它无需重叠设计，减小了电容，提高了速度。l无需重叠设计，减小了栅极尺寸，漏、源极尺寸也可以减小，即减小了晶体管尺寸，提高了速度，增加了集成度。l增加了电路的可靠性。东南大学射频与光电集成电路研究所275.7NMOS工艺由于电子的迁移率me大于空穴的迁移率mh，即有me2.5mh,因而，N沟道FET的速度将比P沟道FET快2.5倍。那么，为什么MOS发展早期不用NMOS工艺做集成电路呢？问题是NMOS工艺遇到了难关。所以,直到1972年突破了那些难关以后,MOS工艺才进入了NMOS时代。东南大学射频与光电集成电路研究所285.7.1了解NMOS工艺的意义目前CMOS工艺已在VLSI设计中占有压倒一切的优势.但了解NMOS工艺仍具有几方面的意义:lCMOS工艺是在PMOS和NMOS工艺的基础上发展起来的.l从NMOS工艺开始讨论对于学习CMOS工艺起到循序渐进的作用.lNMOS电路技术和设计方法可以相当方便地移植到CMOSVLSI的设计.lGaAs逻辑电路的形式和众多电路的设计方法与NMOS工艺基本相同.东南大学射频与光电集成电路研究所295.7.2增强型和耗尽性MOSFET(EnhancementmodeanddepletionmodeMOSFET)FET（FieldEffectTransisitor）按衬底材料区分有Si,GaAs,InP按场形成结构区分有J/MOS/MES按载流子类型区分有P/N按沟道形成方式区分有E/D东南大学射频与光电集成电路研究所30E-/D-NMOS和E-PMOS的电路符号NMOSEnhancementPMOSEnhancementNMOSDepletion图5.13东南大学射频与光电集成电路研究所31E-NMOS的结构示意图(增强型VD=0V,Vgs=Vsb=0V)图5.14E-NMOS的结构示意图东南大学射频与光电集成电路研究所32D-NMOS的结构示意图(耗尽型VD=0V,Vgs=Vsb=0V)图5.14D-NMOS的结构示意图东南大学射频与光电集成电路研究所33E-PMOS的结构示意图(增强型VD=0V,Vgs=Vsb=0V)图5.14E-PMOS的结构示意图东南大学射频与光电集成电路研究所345.7.3E-NMOS工作原理图VgsVt，Vds=0V图5.15不同电压情况下E-NMOS的沟道变化东南大学射频与光电集成电路研究所35E-NMOS工作原理图VgsVt，VdsVgs-Vt图5.15不同电压情况下E-NMOS的沟道变化东南大学射频与光电集成电路研究所36E-NMOS工作原理图VgsVt，VdsVgs-Vt图5.15不同电压情况下E-NMOS的沟道变化东南大学射频与光电集成电路研究所375.7.4NMOS工艺流程图5.16NMOS工艺的基本流程东南大学射频与光电集成电路研究所38表5.3NMOS的掩膜和典型工艺流程Mask确定对象工艺流程出发点P型掺杂硅晶圆(=75-200mm)，生长1mm厚氧化层,涂感光胶(Photoresist)1有源区紫外曝光使透光处光胶聚合,去除未聚合处(有源区)光胶,刻蚀(eching)氧化层,薄氧化层(thinox)形成,沉淀多晶硅层,涂感光胶2离子注入区曝光,除未聚合光胶,耗尽型NMOS有源区离子注入,沉淀多晶硅层,涂感光胶3多晶硅线条图形曝光,除未聚合光胶,多晶硅刻蚀,去除无多晶硅覆盖的薄氧化层，以多晶硅为掩膜进行n扩散，漏源区相对于栅结构自对准，再生长厚氧化层,涂感光胶4接触孔窗口(Contactscut)曝光,除未聚合光胶,接触孔刻蚀,淀积金属层,涂感光胶5金属层线条图形曝光,除未聚合光胶,金属层刻蚀,钝化玻璃层形成,涂感光胶6焊盘窗口(Bondingpads)曝光,除未聚合光胶,钝化玻璃层刻蚀东南大学射频与光电集成电路研究所39图5.17NMOS反相器电路图和芯片剖面示意图东南大学射频与光电集成电路研究所405.8CMOS工艺进入80年代以来，CMOSIC以其近乎零的静态功耗而显示出优于NMOS，而更适于制造VLSI电路，加上工艺技术的发展，致使CMOS技术成为当前VLSI电路中应用最广泛的技术。东南大学射频与光电集成电路研究所415.8.11Poly-,P阱CMOS工艺流程图5.18东南大学射频与光电集成电路研究所42表5.4一层多晶硅,一层金属,n型衬底CMOS的掩膜和典型工艺流程掩模确定对象工艺流程衬底准备:形成厚氧化层,涂感光胶(Photoresist)1p阱的区域厚氧化层刻蚀(eching),p阱扩散(diffusion),涂感光胶2薄氧化层(thinox)区域厚氧化层刻蚀,薄氧化层形成,沉淀多晶硅层,涂感光胶3多晶硅线条图形薄氧化层刻蚀4p扩散区利用p+mask正片(positive)进行p扩