1Maincontent•0.6umsinglePolydoublemetalprocessflowintroduce;•Opendiscussion..2Part1:0.6umprocessflowintroduce一,衬底材料的准备二,阱的形成三,隔离技术四,栅的完成五,源漏的制备六,孔七,金属1布线八,平坦化工艺九,VIA及金属2十,钝化工艺3一,衬底材料的准备(1)1,根据设备选择硅片规格:直径6英寸(150mm),厚度为675±20um。2,根据具体工艺选择硅片的掺杂类型和电阻率:N型(电阻率4-7Ω.cm)、P型(电阻率15-25Ω.cm)。3,从电路和器件考虑是否选用外延片和双面抛光片。4衬底材料的准备(2)硅片的晶向:MOS器件只选100,该晶向Si界面态密度最小,载流子具有较高的迁移率。111晶向界面态密度最高,张力最大。5二,阱的形成(用途)阱(WellorcalledTub)的形成.阱的作用是在一种掺杂类型的衬底上(N或P)可以制作两种器件(CMOS)。根据原始衬底和阱的类型,CMOS工艺可以分为:P-well工艺、N-well工艺和Twin-well工艺。评价阱的关键参数有:阱的结深(Xj)和阱电阻(Rs).6阱的形成(原理图)7阱的形成(工艺流程)1000编批打标1120湿法去胶PR-L/R1010擦片40#1140涂胶14#1020清洗B-CLEAN1150P阱曝光XXXX.PT10301次氧化G0224(1000℃)1160显影1#1040测产品片1500-1700-1900Å1170显检1050涂胶14#1180注硼B/100Kev/7.5E121060N阱曝光XXXX.TB1190湿法去胶PR-L/R1070显影1#1210清洗B-CLEAN1080显检1220推阱G0315(1150℃)1090注磷P/180Kev/1.25E131230测产品片2280-2500-2720Å1100湿法腐蚀WE-N61(2.5MIN浸润)1240全剥WE-N62(5.5MIN)8•FirstOxideSi(P)SiO21700A阱的形成(流程图CROSSSECTION)9•N-WellANDP-WELLIMPSi(P)SiO2阱的形成(流程图CROSSSECTION)10阱的形成(流程图CROSSSECTION)•WellDrivinginSi(P)P-WellSiO2N-Well11阱的形成(流程图CROSSSECTION)N-WellSi(P)P-Well.OxideStrip12阱的形成(闩锁效应)阱一般是通过离子注入和推阱过程形成的,通常推阱的时间较长且温度很高(1000℃)。闩锁效应是CMOS工艺中固有的问题,影响闩锁效应的主要参数是阱和衬底的电阻Rwell和Rsub以及寄生晶体管的电流增益βnpn和βpnp。通过降低Rwell和Rsub,使βnpn*βpnp小于1,从而避免闩锁效应。13三,隔离技术(用途)隔离技术(Isolation).在MOS集成电路中,所有的器件都制作在同一个硅衬底上,它们之间的隔离非常重要,如果器件之间的隔离不完全,晶体管之间的泄露电流会引起直流功耗增加和晶体管之间的相互干扰,甚至有可能导致器件逻辑功能的改变。常见的有PN结、LOCOS、PBLOCOS、凹槽等隔离技术.14隔离技术(LOCOS原理)CMOS工艺最常用的隔离技术就是LOCOS(硅的选择氧化)工艺,它以氮化硅为掩膜实现了硅的选择氧化,在这种工艺中,除了形成有源晶体管的区域以外,在其它所有重掺杂硅区上均生长一层厚的氧化层,称为隔离或场氧化层。常规的LOCOS工艺由于有源区方向的场氧侵蚀(SiN边缘形成类似鸟嘴的结构,称为“鸟嘴”birdbreak)和场注入的横向扩散,使LOCOS工艺受到很大的限制。15隔离技术(LOCOS图)16隔离技术(LOCOS工艺流程)1250清洗B-CLEAN1260二次氧化G0222(900℃)NF1270测产品片150-200-250Å1430涂胶14#1280LPSiN淀积G01211440NF曝光XXXX.NF1290测产品片1010-1175-1340Å1450显影1#1300涂胶20#1460显检1310TO曝光XXXX.TO1470注硼B/25Kev/5E131320显影10#1480APT注BB+/180Kev/3E121330显检1490湿法去胶PR-L/R1340套刻测量1500检查1350测条宽1.0-1.20-1.40um1510清洗S/P5*11360SDG腐蚀GASAD11751520场氧化G0631(975℃)1370测产品片40--180Å1530测产品片4800-5200-5600Å1380干法去胶BC1540湿法腐蚀WE12-L/R1390湿法去胶PR-L/R1560漂洗WE2217隔离技术(改善LOCOSB.B方法)•右图为部分在线使用的LOCOS工艺。•在线降低B.B方法有:1,降低场氧厚度;2,增加SIN厚度,降低PADOXIDE厚度;3,场氧后增加回刻。工艺场氧厚度OXIDE/SINBirdBreak0.87500A400A/1500A0.425um0.65200A200A/1175A0.2um0.55200A200A/1500A~0.1um18隔离技术(关于场注入)在LOCOS隔离工艺中,以连接晶体管的金属或多晶硅连线做为栅,以栅两测的N+扩散区做为源漏将形成一个寄生的场管,为了避免该寄生MOSFET开启引起的泄露电流等问题,很多时候工艺中会通过场注入(channelstopimplant)来提高场寄生管的开启,但是如果场注入剂量太大,则会降低源/漏对衬底的单结击穿电压,增加S/D的结电容,降低MOSFET的传输速度。19隔离技术(流程图CROSSSECTION)•PadOxideandDepositNitrideN-WellSi(P)SiO2Si3N4P-Well20隔离技术(流程图CROSSSECTION)•SDGEtchandN-fieldImpSi(P)N-WellSiO2Si3N4P-Well21隔离技术(流程图CROSSSECTION)•FieldOxidationN-WellSiO2Si(P)Si3N4P-Well22隔离技术(流程图CROSSSECTION)•Si3N4StripN-WellSiO2Si(P)P-Well23四,栅的完成栅工艺段是整个工艺的关键之一.栅氧化层的质量影响Vt(固定电荷,可动电荷),Bv(缺陷),栅控能力gm,器件老化,亚阈值电流等。栅氧化、多晶淀积以及多晶掺杂在工艺上要求连续完成。这几个步骤间的时间间隔被明确定义,一般栅氧和多晶淀积的时间间隔不大于4小时,称为CriticalTime。24栅的完成(Sca-oxide)•为了消除SiN应力和场氧工艺中SiN对有源区表面的影响,改善表面状态,在做栅氧之前,牺牲氧化是必须的。25栅的完成(预栅氧与Vt调整)在VLSI器件中,沟道区的注入一般不止一次,通常需要两次,其中一次用于调整阈值电压,另一次用于抑制穿通效应,抑制穿通效应的注入通常是高能量,高剂量的,注入峰值较深(延伸至源-漏耗尽区的附近);而调阈值注入一般能量较低,注入峰值位于表面附近。调阈值注入一般为1次普注,有时候根据设计的需要会增加1次P沟选择性注入。在沟注前常常生长一层预栅氧做为表面注入保护层。26栅的完成(工艺流程)1570清洗B-CLEAN1740清洗POLY-BCLN1580牺牲氧化G0237(850℃)1750涂胶20#1590测产品片385-425-465Å1760Poly曝光XXXX.GT1600漂洗WE-N271770显影10#1610清洗B-CLEAN1780显检1620预栅氧G03221790测条宽0.6+/-0.06um1630测产品片127-150-173Å1800Poly腐蚀TEL-0.61640注BF2BF2+/50Kev/3.0E121810测残氧80-150A1650漂洗WE221820漂洗WE311660清洗B-CLEAN1830干法去胶BC1670栅氧TUNN125A1840湿法去胶PR-L/R1680测产品片100-125-150Å1850漂洗WE321690LP-多晶G03311860检查1700测产品片3780-4200-4620Å1880测条宽0.6+/-0.06um1710TENC监测1890清洗S/P5*11720磷掺杂G0144(900℃)1900多晶氧化G0421(850℃)1730测控制片15-20-25W/sq(多晶)1910测控制片80-100-120Å27栅的完成(流程图CROSSSECTION)•Sca-oxideandStripN-WellSiO2Si(P)P-Well28栅的完成(流程图CROSSSECTION)•GateOxideN-WellSiO2Si(P)P-Well29栅的完成(流程图CROSSSECTION)•PolysiliconDepositionPolyN-WellSiO2Si(P)P-Well30栅的完成(流程图CROSSSECTION)•PolyPhotoandEtchPolyN-WellSiO2Si(P)P-Well31五,源漏的制备通过注入形成硅栅器件的源漏两个端口。源、栅、漏之间的对准不受其他的因素影响而自对准形成。这是硅栅工艺区别于AL栅工艺的特点之一。漏端附近沟道区中的高电场是引起短沟器件热载流子效应的主要原因,为了减小沟道电场,VLSI中的N沟器件几乎全部采用渐变漏掺杂结构,一般由两次杂质注入形成,最常用的两种渐变结构是双扩散漏(DDD)和轻扩散漏(LDD)结构。主要为了减小热载流子效应。32P-衬底N+N+POLY栅N-N-图三:轻掺杂漏结构N+N+POLY栅P-衬底图一:传统的漏结构N-N+N+POLY栅N-P-衬底图二:双扩散漏结构源漏的制备(不同结构的截面图)33源漏的制备DDD结构是通过向源漏区注磷,砷形成的,首先注入磷,形成轻掺杂N-区,然后再注入砷形成重掺杂区,由于P比As轻,扩散得较快,所以轻掺杂的N-区将N+包围了起来。LDD结构是通过低能注入P或As形成轻掺杂N-区,并在多晶硅侧面形成氧化物侧墙,然后利用侧墙作为掩膜注入As形成N+区。34源漏的制备(工艺流程)NLDD2140清洗S/P5*11920涂胶14#2150氧化G0422(800℃)1930LDD曝光XXXX.SN2160测控制片25-50-75Å1940显影1#N-SD1950显检2170涂胶14#1960注磷P/50Kev/3.0E132180NSD曝光XXXX.SN1970湿法去胶PR-L/R2190显影1#1980检查2200显检PLDD2210注砷As/50Kev/3.0E151990涂胶14#2220干法去胶BC2000LDD曝光XXXX.SP2230湿法去胶PR-L/R2010显影1#2240漂洗WE992020显检2250检查2030注BF2BF2/50Kev/1.6E13P-SD0度角注入!2260涂胶14#2040注磷P/110Kev/4.0E122270PSD曝光XXXX.SP2050湿法去胶PR-L/R2280显影1#2060检查2290显检2070清洗S/P5*12300注BF2BF2/50KeV/3.0E152080测FOX3600±300A2310干法去胶BC2090LPTEOSG01312320湿法去胶PR-L/R2100测控制片3600-4000-4400Å2330漂洗WE992110TENC监测2340检查2120SPAC腐蚀TEOS40002350清洗S/P5*12130测FOX3200±400A2360退火G034435SiO2源漏的制备(流程图CROSSSECTION)PLDD•NLDDandPLDDIMPLPolyN-WellSi(P)P-WellNLDD36源漏的制备(流程图CROSSSECT