搜索
基金项目：国家重点实验室基金项目（９１４０Ｃ０６０７０１０７０４）ＳｉＣＭＥＳＦＥＴ工艺技术研究与器件研制商庆杰，潘宏菽，陈昊，霍玉柱，杨霏，默江辉，冯震（中国电子科技集团公司第十三研究所专用集成电路国家重点实验室，石家庄０５００５１）摘要：针对ＳｉＣ衬底缺陷密度相对较高的问题，研究了消除或减弱其影响的工艺技术并进行了器件研制。通过优化刻蚀条件获得了粗糙度为２０７ｎｍ的刻蚀表面；牺牲氧化技术去除刻蚀带来的表面损伤层，湿氧加干氧的氧化方式生长的ＳｉＯ２钝化膜既有足够的厚度又保证了致密性良好的界面，减小了表面态对栅特性和沟道区的影响，获得了理想因子为１１７，势垒高度为０７２ｅＶ的良好的肖特基特性；等平面工艺有效屏蔽了衬底缺陷对电极互连引线的影响，减小了反向截止漏电流，使器件在１ｍＡ下击穿电压达到了６５Ｖ，４０Ｖ下反向漏电流为２０μＡ。为了提高器件成品率，避免或减小衬底缺陷深能级对沟道电流的影响，使用该工艺制备的小栅宽ＳｉＣＭＥＳＦＥＴ具有１９５ｍＡ／ｍｍ的饱和电流密度，－１５Ｖ的夹断电压。初步测试该器件有一定的微波特性，２ＧＨｚ下测试其最大输出功率为３０ｄＢｍ，增益大于５ｄＢ。关键词：碳化硅；金属半导体场效应晶体管；牺牲氧化；干法刻蚀；等平面工艺中图分类号：ＴＮ３８６文献标识码：Ａ文章编号：１００３３５３Ｘ（２００９）０６０５４９０４ＳｔｕｄｙｏｎｔｈｅＰｒｏｃｅｓｓａｎｄＭａｎｕｆａｃｔｉｏｎｏｆＳｉＣＭＥＳＦＥＴＳｈａｎｇＱｉｎｇｊｉｅ，ＰａｎＨｏｎｇｓｈｕ，ＣｈｅｎＨａｏ，ＨｕｏＹｕｚｈｕ，ＹａｎｇＦｅｉ，ＭｏＪｉａｎｇｈｕｉ，ＦｅｎｇＺｈｅｎ（ＴｈｅＮａｔｉｏｎａｌＫｅｙＬａｂｏｒａｔｏｒｙｏｆＡＳＩＣ，Ｔｈｅ１３ｔｈＲｅｓｅａｒｃｈＩｎｓｔｉｔｕｔｅ，ＣＥＴＣ，Ｓｈｉｊｉａｚｈｕａｎｇ０５００５１，Ｃｈｉｎａ）Ａｂｓｔｒａｃｔ：ＴｏａｖｏｉｄｔｈｅｉｎｆｌｕｅｎｃｅｏｆｈｉｇｈｄｅｆｅｃｔｄｅｎｓｉｔｙｏｎＳｉＣｓｕｂｓｔｒａｔｅ，ｔｈｅｍａｎｕｆａｃｔｕｒｉｎｇｐｒｏｃｅｓｓｗａｓｓｔｕｄｉｅｄｆｏｒｒｅｄｕｃｉｎｇｔｈｅｄｅｆｅｃｔｓ．ＲＭＳｏｆｔｈｅｅｔｃｈｉｎｇｓｕｒｆａｃｅｗａｓａｂｏｕｔ２０７ｎｍｂｙｏｐｔｉｍｉｚｉｎｇｔｈｅｅｔｃｈｉｎｇ．Ｔｈｅａｆｆｅｃｔｅｄｌａｙｅｒｓｂｒｉｎｇｉｎｇｂｙｅｔｃｈｉｎｇｗａｓｒｅｍｏｖｅｄｔｈｒｏｕｇｈｓａｃｒｉｆｉｃｉａｌｏｘｉｄａｔｉｏｎ．Ｔｈｅｉｎｆｌｕｅｎｃｅｏｆｓｕｒｆａｃｅｓｔａｔｅｔｏｇａｔｅｃｈａｒａｃｔｅｒｉｓｔｉｃａｎｄｃｈａｎｎｅｌｒｅｇｉｏｎｗａｓｒｅｄｕｃｅｄｂｙｗｅｔｔｉｎｇｏｘｉｄａｔｉｏｎａｄｄｉｎｇｄｒｙｏｘｉｄａｔｉｏｎ．ＴｈｉｓｏｘｉｄａｔｉｏｎｃａｎｏｂｔａｉｎｅｎｏｕｇｈｔｈｉｃｋｎｅｓｓｏｆＳｉＯ２ａｎｄｅｎｓｕｒｅｔｈｅｇｏｏｄｃｏｍｐａｃｔｉｎｔｅｒｆａｃｅ，ｓｏｔｈｅｂｅｔｔｅｒＳｃｈｏｔｔｋｙｃｈａｒａｃｔｅｒｉｓｔｉｃｗａｓｏｂｔａｉｎｅｄ．ＴｈｅｉｄｅａｌｆａｃｔｏｒｏｆＳｃｈｏｔｔｋｙｗａｓ１１７ａｓｗｅｌｌａｓｔｈｅｂａｒｒｉｅｒｈｅｉｇｈｔｗａｓ０７２ｅＶ．Ｔｈｒｏｕｇｈｔｈｅｉｓｏｐｌａｎａｒｔｅｃｈｎｏｌｏｇｙ，ｔｈｅｉｎｆｌｕｅｎｃｅｏｆｄｅｆｅｃｔｔｏｌｅａｄｉｎｇｗｉｒｅｏｆｅｌｅｃｔｒｏｄｅｂｅｃａｍｅｌｅｓｓｅｎｅｄａｎｄｔｈｅｒｅｖｅｒｓｅｌｅａｋｃｕｒｒｅｎｔｗａｓｄｅｃｒｅａｓｅｄ，ｔｈｅ６５Ｖ／１ｍＡｏｆｂｒｅａｋｄｏｗｎｖｏｌｔａｇｅｏｆｄｅｖｉｃｅｗａｓｏｂｔａｉｎｅｄ．Ｔｗｏｄｉｆｆｅｒｅｎｔｇａｔｅｗｉｄｔｈｄｅｖｉｃｅｓｗｉｔｈｅｘｃｅｌｌｅｎｔｄｉｒｅｃｔｃｕｒｒｅｎｔｃｈａｒａｃｔｅｒｉｓｔｉｃｗｅｒｅｆａｂｒｉｃａｔｅｄｓｕｃｃｅｓｓｆｕｌｌｙ．Ｋｅｙｗｏｒｄｓ：ＳｉＣ；ＭＥＳＦＥＴ；ｓａｃｒｉｆｉｃｉａｌｏｘｉｄａｔｉｏｎ；ｄｒｙｅｔｃｈｉｎｇ；ｉｓｏｐｌａｎａｒｔｅｃｈｎｏｌｏｇｙＥＥＡＣＣ：２５６０Ｐ０引言ＳｉＣ具有宽禁带宽度（２６～３２ｅＶ）、高饱和电子漂移速度（２０×１０７ｃｍ·ｓ－１）、高击穿电场（２２ＭＶ·ｃｍ－１）、高热导率（３４～４９Ｗ·ｃｍ－１·Ｋ－１）等性能，在高温、高功率工作条件下有明显的优势［１－２］。在同质多型的ＳｉＣ中，４ＨＳｉＣ有着更高的电子迁移率、饱和电子漂移速度和更低的各向异性特点，因此在同质外延结构的射频功率器件领域中有广泛的应用前景，具有代表性的器件为半绝缘ＳｉＣ衬底的４ＨＳｉＣ金属半导体场效应晶体管（ＭＥＳＦＥＴ）。但是国内在这方面的研究起步比较晚，衬底材料也长期依赖进口。为促进国内ＳｉＣ材料和器件共同发展，本实验室在ＣＥＴＣ４６所提供的ＳｉＣ衬底上外延并成功制作了ＳｉＣＭＥＳＦＥＴ器件。由于该ＳｉＣ衬底质量的缺陷密度、微管数量、位错密度相对比较高，为此本实验室开展了消除或减弱其影櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶ｄｏｉ：１０３９６９／ｊｉｓｓｎ１００３３５３ｘ２００９０６００８Ｍａｙ２００９ＳｅｍｉｃｏｎｄｕｃｔｏｒＴｅｃｈｎｏｌｏｇｙＶｏｌ３４Ｎｏ６５４９响的工艺技术研究并进行了小栅宽器件研制。１器件结构与制作图１所示为本实验室制作的ＳｉＣＭＥＳＦＥＴ横截面示意图。材料结构为在国产ＳｉＣ衬底上依次外延生长ｐ型缓冲层、４００ｎｍ左右的ｎ型沟道层、２００ｎｍ左右的高掺杂ｎ型帽层。器件工艺制作过程主要包括：ＩＣＰＲＩＥ刻蚀台面到衬底以形成器件隔离、刻蚀去除帽层形成沟道；等平面工艺用绝缘介质填平台面隔离区；高温氧化制作高质量氧化层；源漏区欧姆接触金属通过电子束蒸发、剥离金属以及快速合金化形成，通过传输线法提取参数计算所得欧姆接触区的比接触电阻值达１×１０－６Ω·ｃｍ２；通过同样的蒸发剥离工艺制作肖特基栅金属但没有任何后续热处理，理想因子达到了１１７，势垒高度为０７２ｅＶ。图１ＳｉＣＭＥＳＦＥＴ横截面图Ｆｉｇ１ＣｒｏｓｓｓｅｃｔｉｏｎｏｆＳｉＣＭＥＳＦＥＴ２工艺技术研究２１高密度、低功率的ＩＣＰＲＩＥ刻蚀技术由于ＳｉＣ原子结构中Ｃ—Ｓｉ键键能较高使得ＳｉＣ材料非常稳定，目前尚未见到实用的ＳｉＣ湿法腐蚀技术报道，公开发表的文章均是采用等离子体干法刻蚀技术，刻蚀面的晶格损伤增加了表面态密度，对功率及频率性能都会造成负面影响［３］。国产ＳｉＣ衬底材料由于其表面缺陷比较多（如图２），经过原有刻蚀工艺后可能造成沟道区损伤过大形成刻蚀尖峰，造成表面态密度增大，使表面耗尽层增加有效沟道电流减小。高的表面态密度还会使栅的有效势垒高度降低，栅调制能力下降。在非栅下区（指栅源间距和栅漏间距区域）可造成源漏电阻的增加，而在整个沟道区可造成横向迁移率等重要参数的变化，表面刻蚀形成的尖峰在高压工作时会成为电场集中区，大大降低器件的击穿电压。ＩＣＰＲＩＥ刻蚀是物理碰撞和化学反应两种机理共同作用的结果。物理碰撞利用被加速的离子去撞击材料表面，是刻蚀损伤的主要来源。通过改变刻蚀参数如射频功率、衬底偏压、气体流量等可以调整两种刻蚀过程所占比重。如果物理过程占主导，刻蚀损伤较大；如果化学过程占主导，刻蚀速度较慢，各向同性。据此开发了高密度、低功率的ＩＣＰＲＩＥ刻蚀新技术，通过增加ＩＣＰＲＩＥ系统的衬底偏压和ＩＣＰ功率，增加等离子体密度，通过减小ＲＩＥ功率的办法实现了低损伤的刻蚀。刻蚀后表面形貌如图３所示，刻蚀表面粗糙度只有２０７ｎｍ。图２外延前衬底照片Ｆｉｇ２Ｐｈｏｔｏｏｆｔｈｅｓｕｂｓｔｒａｔｅｂｅｆｏｒｅｅｐｉｔａｘｙ图３高密度等离子体刻蚀后ＡＦＭ表面分析Ｆｉｇ３ＡＦＭｉｍａｇｅｓｏｆｔｈｅＳｉＣｓｕｒｆａｃｅｓａｆｔｅｒｈｉｇｈｄｅｎｓｉｔｙＩＣＰｅｔｃｈｉｎｇ２２高温氧化技术研究采用热氧化生长的ＳｉＯ２是制作ＳｉＣ高温半导体器件充分发挥ＳｉＣ材料优势的关键工艺之一，ＳｉＣ氧化机理与Ｓｉ氧化十分相似，所生长的ＳｉＯ２具有稳定的化学特性和良好的绝缘特性，可用于器件保护层与钝化层、电性能的隔离、ＭＯＳ的栅氧化层以及工艺掩模等。由于国产ＳｉＣ衬底的材料结构缺陷密度较高，因而引发了严重的刻蚀损伤层，如何充分利用其能自身氧化的特点就成为关键的工艺之一。牺牲氧化技术可以有效去除刻蚀所带来的损伤，在高温下Ｏ２与ＳｉＣ作用，其中Ｓｉ原子与Ｏ原子结合生成ＳｉＯ２，Ｃ原子与Ｏ原子结合生成ＣＯ而挥发，全反应方程为２ＳｉＣ＋３Ｏ２→２ＳｉＯ２＋２ＣＯ利用ＨＦ酸对ＳｉＯ２的高腐蚀性去除表面这层由于损伤造成的质量不够好的ＳｉＯ２，这样就有效去除了刻蚀损伤层。ＳｉＣ在１１５０℃干氧条件下氧化速率很慢，２ｈ只能氧化２０ｎｍ左右，化学反应引起的ＳｉＣ的消耗量由上面全反应方程式给出，大约是最终氧化层的６６％，所以干氧氧化只能去除很薄的商庆杰等：ＳｉＣＭＥＳＦＥＴ櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶工艺技术研究与器件研制５５０半导体技术第３４卷第６期２００９年６月一层损伤层。而有研究［４］发现ＲＩＥ刻蚀中的等离子造成的损伤厚度达５０～６０ｎｍ，无法完全去除刻蚀带来的损伤界面。由于湿氧与氧相比有更高的扩散率和比氧大得多的溶解度，湿氧氧化具有较高的氧化速率，在１１５０℃湿氧条件下２ｈ能氧化１００ｎｍ左右，这样就能完全去除刻蚀带来的损伤。经过此处理后，所制作的栅肖特基特性测试结果如图４所示，根据金属与半导体肖特基接触热电子发射理论，对所得的曲线进行拟合，得到理想因子ｎ＝１１７，势垒高度φＢ＝０７２ｅＶ。图４所测器件肖特基特性曲线Ｆｉｇ４ＳｃｈｏｔｔｋｙｃｈａｒａｃｔｅｒｉｓｔｉｃｃｕｒｖｅＳｉＣ作为唯一一种可以自身氧化的化合物半导体，生长出的氧化层具备热匹配与晶格匹配好的特点。用其自身氧化的氧化层作器件的钝化层，可以最大限度减少表面态或界面态。由于湿氧生长的氧化层密度比较低，导致界面处ＳｉＯ２比较疏松，这可能导致比较高的界面态密度，由于ＳｉＣ氧化机理是表面Ｏ分子在高温下扩散穿过氧化层到达ＳｉＣ表面并发生反应，故采用湿氧加干氧的生长方式既可以生长比较厚的介质层又可以获得界面晶格匹配好的氧化层。２３等平面化工艺技术研究传统器件制作采用台面刻蚀隔离后电极的互连引出线的压柄都位于台面刻蚀区，如图５（ａ）。由于台面刻蚀到衬底以及国产ＳｉＣ衬底缺陷密度等原因导致隔离效果不理想，在未蒸发金属之前测试其两相邻管芯之间的隔离击穿只有１８０Ｖ／１０μＡ，如果采用传统的工艺制作，直接将电极金属蒸发淀积在衬底上，衬底高的缺陷密度导致的漏电不仅使器件击穿电压降低，反向漏电流增大，而且使正向ＩＶ特性变差，跨导降低，甚至电流无法饱和，严重的可能无法实现器件隔离。等平面工艺的基本原理就是用绝缘介质把台面隔离区与有源区垫平，实现平坦化，如图５（ｂ）。等平面工艺设计由于有１μｍ以上厚的绝缘介质作隔离，屏蔽了衬底缺陷对器件电极的影响，电极全做在绝缘介质上既减小了寄生电容，又在一定程度上避免了电极之间的相互影响，同时由于电极引出的跨度减小了很多，有效防止了栅条断裂，提高了器件的可靠性和成品率。绝缘介质对器件有侧壁钝化作用，从而提高了器件的击穿电压，减小了静态截止漏电流。刻蚀造成的刻蚀区表面粗糙问题也因为生长厚的介质膜而得到缓解。最终在全部电极金属蒸发淀积后测量两管芯之间的隔离可以达到３００Ｖ／１０μＡ。图５传统工艺与等平面工艺对比图Ｆｉｇ５Ｃｏｍｐａｒｉｓｏｎｂｅｔｗｅｅｎｔｈｅｔｒａｄｉｔｉｏｎａｌｐｒｏｃｅｓｓａｎｄｉｓｏｐｌａｎａｒｐｒｏｃｅｓｓ３器件结果与讨论采用以上优化工艺后成功研制了小栅宽的ＳｉＣＭＥＳＦＥＴ器件，图６、７分别为器件直流ＩＶ特性和ｇｍ特性曲线，可见器件最大饱和电流密度１９５ｍＡ／ｍｍ，最大跨导约为１５ｍＳ／ｍｍ，夹断电压为－１５Ｖ，夹断特性良好。图６所测器件ＩＶ特性曲线Ｆｉｇ６ＩＶｃｈａｒａｃｔｅｒｉｓｔｉｃｃｕｒｖｅｏｆＭＥＳＦＥＴ图７所测器件ｇ