第三章 IC制造工艺

FundamentalsofICAnalysisandDesign(3)材料与能源学院微电子材料与工程系第三章集成电路工艺§3.1概述§3.2集成电路制造工艺§3.3BJT工艺§3.4MOS工艺§3.5BiMOS工艺§3.6MESFET工艺与HEMT工艺FundamentalsofICAnalysisandDesign(3)材料与能源学院微电子材料与工程系50m100m头发丝粗细30m1m1m(晶体管的大小)30~50m(皮肤细胞的大小)90年代生产的集成电路中晶体管大小与人类头发丝粗细、皮肤细胞大小的比较FundamentalsofICAnalysisandDesign(3)材料与能源学院微电子材料与工程系芯片制造过程由氧化、淀积、离子注入或蒸发形成新的薄膜或膜层曝光刻蚀硅片测试和封装用掩膜版重复20-30次FundamentalsofICAnalysisandDesign(3)材料与能源学院微电子材料与工程系FundamentalsofICAnalysisandDesign(3)材料与能源学院微电子材料与工程系第3章IC制造工艺3.2.1外延生长3.2.2掩膜制作3.2.3光刻3.2.4刻蚀3.2.5掺杂3.2.6绝缘层形成3.2.7金属层形成FundamentalsofICAnalysisandDesign(3)材料与能源学院微电子材料与工程系集成电路制造工艺•图形转换：将设计在掩膜版(类似于照相底片)上的图形转移到半导体单晶片上•掺杂：根据设计的需要，将各种杂质掺杂在需要的位置上，形成晶体管、接触等•制膜：制作各种材料的薄膜FundamentalsofICAnalysisandDesign(3)材料与能源学院微电子材料与工程系多晶硅放入坩埚内加热到1440℃熔化。为了防止硅在高温下被氧化，坩埚内被抽成真空并注入惰性气体氩气。之后用纯度99.7%的钨丝悬挂“硅籽晶”探入熔融硅中，以2~20转/分钟的转速及3~10毫米/分钟的速率从熔液中将单晶硅棒缓慢拉出。这样就会得到一根纯度极高的单硅晶棒，理论上最大直径可达45厘米，最大长度为3米。FundamentalsofICAnalysisandDesign(3)材料与能源学院微电子材料与工程系CrystalGrowthSlicingGraphiteHeaterSiMeltSiCrystalPolishingWaferingHighTemp.AnnealingFurnaceAnnealedWaferDefectFreeSurfacebyAnnealing(SurfaceImprovement）SurfaceDefectMapPolishedWafer晶圆退火工艺流程晶体生长晶圆制作硅晶体熔硅切片抛光抛光片高温退火退火后的晶圆退火炉（改善表面）利用退火消除缺陷石墨加热器FundamentalsofICAnalysisandDesign(3)材料与能源学院微电子材料与工程系3.2集成电路加工过程简介硅片制备（切、磨、抛）*圆片（Wafer）尺寸与衬底厚度：2—0.4mm3—0.4mm5—0.625mm4—0.525mm6—0.75mm硅片的大部分用于机械支撑。FundamentalsofICAnalysisandDesign(3)材料与能源学院微电子材料与工程系3.2.1外延生长(Epitaxy)外延生长的目的•半导体工艺流程中的基片是抛光过的晶圆基片,直经在50到200mm(2-8英寸)之间,厚度约几百微米。•尽管有些器件和IC可以直接做在未外延的基片上,但大多数器件和IC都做在经过外延生长的衬底上。原因是未外延过的基片性能常常不能满足要求。外延的目的是在衬底材料上形成具有不同的掺杂种类及浓度,因而具有不同性能的单晶材料。•可分为同质外延和异质外延。•不同的外延工艺可制出不同的材料系统。FundamentalsofICAnalysisandDesign(3)材料与能源学院微电子材料与工程系化学汽相淀积(CVD)•化学汽相淀积(ChemicalVaporDeposition)：通过气态物质的化学反应在衬底上淀积一层薄膜材料的过程•CVD技术特点：–具有淀积温度低、薄膜成分和厚度易于控制、均匀性和重复性好、台阶覆盖优良、适用范围广、设备简单等一系列优点–CVD方法几乎可以淀积集成电路工艺中所需要的各种薄膜，例如掺杂或不掺杂的SiO2、多晶硅、非晶硅、氮化硅、金属(钨、钼)等FundamentalsofICAnalysisandDesign(3)材料与能源学院微电子材料与工程系化学汽相淀积(CVD)•常压化学汽相淀积(APCVD)•低压化学汽相淀积(LPCVD)•等离子增强化学汽相淀积(PECVD)FundamentalsofICAnalysisandDesign(3)材料与能源学院微电子材料与工程系Si基片的卤素生长外延•在一个反应炉内的SiCl4/H2系统中实现：在水平的外延生长炉中，Si基片放在石英管中的石墨板上，SiCl4，H2及气态杂质原子通过反应管。在外延过程中，石墨板被石英管周围的射频线圈加热到1500-2000度，在高温作用下，发生SiCl4+2H2Si+4HCl的反应，释放出的Si原子在基片表面形成单晶硅。FundamentalsofICAnalysisandDesign(3)材料与能源学院微电子材料与工程系化学汽相淀积(CVD)——二氧化硅•二氧化硅的作用：可以作为金属化时的介质层，而且还可以作为离子注入或扩散的掩蔽膜，甚至还可以将掺磷、硼或砷的氧化物用作扩散源–低温CVD氧化层：低于500℃–中等温度淀积：500～800℃–高温淀积：900℃左右FundamentalsofICAnalysisandDesign(3)材料与能源学院微电子材料与工程系化学汽相淀积(CVD)——多晶硅•多晶硅的作用：利用多晶硅替代金属铝作为MOS器件的栅极是MOS集成电路技术的重大突破之一，它比利用金属铝作为栅极的MOS器件性能得到很大提高，而且采用多晶硅栅技术可以实现源漏区自对准离子注入，使MOS集成电路的集成度得到很大提高。•氮化硅的化学汽相淀积：中等温度(780～820℃)的LPCVD或低温(300℃)PECVD方法淀积FundamentalsofICAnalysisandDesign(3)材料与能源学院微电子材料与工程系物理气相淀积(PVD)——金属•蒸发：在真空系统中，金属原子获得足够的能量后便可以脱离金属表面的束缚成为蒸汽原子，淀积在晶片上。按照能量来源的不同，有灯丝加热蒸发和电子束蒸发两种•溅射：真空系统中充入惰性气体，在高压电场作用下，气体放电形成的离子被强电场加速，轰击靶材料，使靶原子逸出并被溅射到晶片上FundamentalsofICAnalysisandDesign(3)材料与能源学院微电子材料与工程系蒸发原理图FundamentalsofICAnalysisandDesign(3)材料与能源学院微电子材料与工程系金属有机物化学气相沉积（MOCVD:MetalOrganicChemicalVaporDeposition）•III-V材料的MOCVD中，所需要生长的III，V族元素的源材料以气体混和物的形式进入反应炉中已加热的生长区里，在那里进行热分解与沉淀反应。•MOCVD与其它CVD不同之处在于它是一种冷壁工艺，只要将衬底控制到一定温度就行了。•GaAs采用MOCVD同质外延技术进行生长（衬底温度600~800℃），GaN采用异质外延技术（衬底温度900~1200℃）FundamentalsofICAnalysisandDesign(3)材料与能源学院微电子材料与工程系Aixtron2400G3HTMOCVD系统FundamentalsofICAnalysisandDesign(3)材料与能源学院微电子材料与工程系分子束外延生长(MBE:MolecularBeamEpitaxy)•MBE在超真空中进行，基本工艺流程包含产生轰击衬底上生长区的III，V族元素的分子束等。MBE几乎可以在GaAs基片上生长无限多的外延层。这种技术可以控制GaAs，AlGaAs或InGaAs上的生长过程，还可以控制掺杂的深度和精度达纳米极。经过MBE法，衬底在垂直方向上的结构变化具有特殊的物理属性。•MBE的不足之处在于产量低。FundamentalsofICAnalysisandDesign(3)材料与能源学院微电子材料与工程系英国VGSemicom公司型号为V80S-Si的MBE设备关键部分照片FundamentalsofICAnalysisandDesign(3)材料与能源学院微电子材料与工程系3.2掩膜(Mask)的制版工艺1.掩膜制造•从物理上讲,任何半导体器件及IC都是一系列互相联系的基本单元的组合,如导体,半导体及在基片上不同层上形成的不同尺寸的隔离材料等.要制作出这些结构需要一套掩膜。一个光学掩膜通常是一块涂着特定图案铬薄层的石英玻璃片，一层掩模对应一块IC的一个工艺层。工艺流程中需要的一套掩膜必须在工艺流程开始之前制作出来。制作这套掩膜的数据来自电路设计工程师给出的版图。FundamentalsofICAnalysisandDesign(3)材料与能源学院微电子材料与工程系什么是掩膜？•掩膜是用石英玻璃做成的均匀平坦的薄片，表面上涂一层600800Å厚的Cr层，使其表面光洁度更高。称之为铬板，Crmask。FundamentalsofICAnalysisandDesign(3)材料与能源学院微电子材料与工程系整版及单片版掩膜•整版按统一的放大率印制，因此称为1X掩膜。这种掩膜在一次曝光中，对应着一个芯片阵列的所有电路的图形都被映射到基片的光刻胶上。•单片版通常把实际电路放大5或10倍，故称作5X或10X掩膜。这样的掩膜上的图案仅对应着基片上芯片阵列中的一个单元。上面的图案可通过步进曝光机映射到整个基片上。FundamentalsofICAnalysisandDesign(3)材料与能源学院微电子材料与工程系早期掩膜制作方法：•人们先把版图(layout)分层画在纸上,每一层mask一种图案.画得很大,5050cm2或100100cm2,贴在墙上,用照相机拍照.然后缩小1020倍,变为552.5x2.5cm2或101055cm2的精细底片.这叫初缩.•将初缩版装入步进重复照相机,进一步缩小到22cm2或3.53.5cm2,一步一幅印到铬(Cr)板上,形成一个阵列.FundamentalsofICAnalysisandDesign(3)材料与能源学院微电子材料与工程系IC、Mask&Wafer图3.3FundamentalsofICAnalysisandDesign(3)材料与能源学院微电子材料与工程系整版和接触式曝光•在这种方法中,掩膜和晶圆是一样大小的.对应于3”8”晶圆,需要3”8”掩膜.不过晶圆是圆的,掩膜是方的•这样制作的掩膜图案失真较大,因为版图画在纸上,热胀冷缩,受潮起皱,铺不平等•初缩时,照相机有失真•步进重复照相,同样有失真•从mask到晶圆上成像,还有失真.FundamentalsofICAnalysisandDesign(3)材料与能源学院微电子材料与工程系2.图案发生器方法：(PG:PatternGenerator)在PG法中,规定layout的基本图形为矩形.任何版图都将分解成一系列各种大小、不同位置和方向的矩形条的组合.每个矩形条用5个参数进行描述:(X,Y,A,W,H)图3.4FundamentalsofICAnalysisandDesign(3)材料与能源学院微电子材料与工程系图案发生器方法(续)•利用这些数据控制下图所示的一套制版装置。图3.5FundamentalsofICAnalysisandDesign(3)材料与能源学院微电子材料与工程系3.X射线制版•由于X射线具有较短的波长。它可用来制作更高分辨率的掩膜版。X-ray掩膜版的衬底材料与光学版不同，要