第7章时序逻辑电路ppt-浙江水利水电专科学校——电气工

第七章时序逻辑电路7.1概述1、时序电路的特点组合电路存储电路X1XpY1YmQ1QtW1Wr…………输入输出时序电路在任何时刻的稳定输出，不仅与该时刻的输入信号有关，而且还与电路原来的状态有关。2、时序电路逻辑功能的表示方法时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、状态图、时序图和逻辑图6种方式表示，这些表示方法在本质上是相同的，可以互相转换。逻辑表达式有：tkQQQ),,,;,,,(,,2,1),,,;,,,(,,2,1),,,;,,,(2121121212121输出方程状态方程激励方程3、时序电路的分类（1）根据时钟分类同步时序电路中，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。异步时序电路中，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。*（2）根据输出分类米利型时序电路的输出不仅与现态有关，而且还决定于电路当前的输入。穆尔型时序电路的其输出仅决定于电路的现态，与电路当前的输入无关；或者根本就不存在独立设置的输出，而以电路的状态直接作为输出。电路图时钟方程、驱动方程和输出方程状态方程状态图、状态表或时序图判断电路逻辑功能12357.2.1同步时序逻辑电路的分析方法一、基本分析步骤：计算4YQ1Q1Q2Q21JC11K1JC11K1JC11K&Q0Q0FF0FF1FF2CPCPCPCPCP012例nnQQY21nnnnnnQKQJQKQJQKQJ202001011212时钟方程：输出方程：同步时序电路的时钟方程可省去不写。驱动方程：1写方程式二、分析举例：输出仅与电路现态有关，为穆尔型时序电路。2求状态方程JK触发器的特性方程：nnnQKQJQ1将各触发器的驱动方程代入，即得电路的状态方程：nnnnnnnnnnnnnnnnnnnnnnnnQQQQQQKQJQQQQQQQKQJQQQQQQQKQJQ202020000100101011111112121222212nnnnnnQKQJQKQJQKQJ202001011212现态次态输出nnnQQQ012101112nnnQQQY3计算、列状态表nnnnnnnnQQYQQQQQQ12210011112000001010011100101110111001011101111000010100110000011000001000101112YQQQnnn0001010101112YQQQnnn0001001101112YQQQnnn0001011101112YQQQnnn1100100101112YQQQnnn1100110101112YQQQnnn0000101101112YQQQnnn0000111101112YQQQnnn4画状态图、时序图000→001→011/1↑　　　　↓/0100←110←111/0/0/0/0(a)有效循环010101(b)无效循环/0/1排列顺序：/YnnnQQQ012状态图CPQ0Q1Q2Y5电路功能时序图有效循环的6个状态分别是0～5这6个十进制数字的格雷码，并且在时钟脉冲CP的作用下，这6个状态是按递增规律变化的，即：000→001→011→111→110→100→000→…所以这是一个用格雷码表示的六进制同步加法计数器。当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Y＝1。Q0Q0FF0FF1CPYQ1Q11TC11TC1&=1X“1”例输出方程：输出与输入有关，为米利型时序电路。同步时序电路，时钟方程省去。驱动方程：1写方程式nnQXQXY111001TQXTnnnnnnnnnQQQTQQQXQTQ0000010111112求状态方程T触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：nnQTQ13计算、列状态表输入现态次态输出XnnQQ011011nnQQY000011110001101100011011011011001100011011110011nnnnnnQXYQQQQXQ101001111001000001011YQQnn1000111001011YQQnn1101010101011YQQnn1100101101011YQQnn0011010011011YQQnn0010101011011YQQnn1111000111011YQQnn1110111111011YQQnn4000111100/11/01/10/10/10/01/10/1CPXQ0Q1Y(a)状态图(b)时序图5电路功能由状态图可以看出，当输入X＝0时，在时钟脉冲CP的作用下，电路的4个状态按递增规律循环变化，即：00→01→10→11→00→…当X＝1时，在时钟脉冲CP的作用下，电路的4个状态按递减规律循环变化，即：00→11→10→01→00→…可见，该电路既具有递增计数功能，又具有递减计数功能，是一个2位二进制同步可逆计数器。画状态图时序图CPQ2Q21DC11DC1Q1Q1FF0FF1FF21DC1Q0Q0例电路没有单独的输出，为穆尔型时序电路。异步时序电路，时钟方程：驱动方程：1写方程式CPCPQCPQCP00112，，nnnQDQDQD001122，，7.2.2异步时序逻辑电路的分析方法上升沿时刻有效上升沿时刻有效上升沿时刻有效CPQQ00100111112212nnnnnnQDQQDQQDQDQn12求状态方程D触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：3计算、列状态表现态次态注nnnQQQ012101112nnnQQQ时钟条件000001010011100101110111111000001010011100101110CP0CP1CP2CP0CP0CP1CP0CP0CP1CP2CP0CP0CP1CP0CPQQ01001111212nnnnnnQQQQQQCP,10Q,10Q,1010011112nnnQQQCP,0100101112nnnQQQ不变不变CP,10Q,0101001112nnnQQQ不变CP,0110101112nnnQQQ不变不变CP,10Q,10Q,0110011112nnnQQQCP,010,1101112nnnQQQ不变不变CP,10Q,0111001112nnnQQQ不变CP,0111101112nnnQQQ不变不变000←001←010←011↓↑111→110→101→100(a)状态图(b)时序图CPQ0Q1Q2排列顺序：nnnQQQ01245电路功能由状态图可以看出，在时钟脉冲CP的作用下，电路的8个状态按递减规律循环变化，即：000→111→110→101→100→011→010→001→000→…电路具有递减计数功能，是一个3位二进制异步减法计数器。画状态图、时序图本节小结时序电路的特点是：在任何时刻的输出不仅和输入有关，而且还决定于电路原来的状态。为了记忆电路的状态，时序电路必须包含有存储电路。存储电路通常以触发器为基本单元电路构成。时序电路可分为同步时序电路和异步时序电路两类。它们的主要区别是，前者的所有触发器受同一时钟脉冲控制，而后者的各触发器则受不同的脉冲源控制。时序电路的逻辑功能可用逻辑图、状态方程、状态表、卡诺图、状态图和时序图等6种方法来描述，它们在本质上是相通的，可以互相转换。时序电路的分析，就是由逻辑图到状态图的转换。7-3-1异步二进制加法计数器二进制加法计数器的时序图7-3-2异步二进制减法计数器7-3-2异步二进制减法计数器7-3-3同步二进制递增计数器同步二进制可逆计数器在数字电路中，能够记忆输入脉冲个数的电路称为计数器。计数器二进制计数器十进制计数器N进制计数器加法计数器同步计数器异步计数器减法计数器可逆计数器加法计数器减法计数器可逆计数器二进制计数器十进制计数器N进制计数器······计数器分类74LS290为异步二－五－十进制加法计数器。其新、老标准逻辑符号及内部逻辑图分别如图12.5(a)、(b)、(c)所示。它由四个下降沿触发的JK触发器和两个与非门组成。由图可见，它是两个独立的计数器。一、集成异步计数器CT74LS90图12.574LS290(a)新标准逻辑符号；(b)老标准逻辑符号；(c)内部逻辑图(12)(13)(1)(3)(10)(11)(9)(5)(4)(8)&&CTRCT＝0Z3＋＋DIV2DIV53CT＝13CT＝402CTQ0Q1Q2Q3R0AR0BS9AS9BCP0CP1(a)图12.574LS290(a)新标准逻辑符号；(b)老标准逻辑符号；(c)内部逻辑图74LS290Q0Q1Q2Q3S9AS9BR0AR0B(10)(11)(9)(5)(4)(8)(1)(3)(12)(13)(b)74LS290，（1）直接清零。当R0A和R0B为高电平、S9A和S9B至少有一个为低电平时，各触发器Rd端均为低电平，触发器输出均为零，实现清零功能。由于清零功能与时钟无关，故这种清零称为异步清零。（2）直接置9（输出为1001）。当S9A和S9B为高电平，R0A和R0B至少有一个为低电平时，触发器F0和F3的Sd端及触发器F1和F2的Rd端为低电平，触发器输出为1001，实现直接置9功能。（3）计数。当R0A、R0B及S9A、S9B输入均为低电平时，门R和门S输出均为高电平，各JK触发器恢复正常功能（实现计数功能）。使用时，务必按功能表的要求，使R0和S9各输入端满足给定的条件，在输入时钟脉冲的下降沿计数。（4）功能扩展。用少量逻辑门，通过对74LS290外部不同方式的连接，可以组成任意进制计数器。74LS290Q0Q1Q2Q3S9AS9BR0AR0BCP0CP174LS290Q0Q1Q2Q3S9AS9BR0AR0BCP0CP1CP(a)(b)图12.674LS290(a)8421BCD码十进制计数；(b)5421BCD码十进制计数表12.5状态转移表例12.5用74LS290组成七进制计数器。解首先，将74LS290的CP1端与Q0端相接，使它组成8421BCD码十进制计数器。其次，七进制计数器有7个有效状态0000~0110，可由十进制计数器采用一定的方法使它跳越3个无效状态0111~1001而实现七进制计数。74LS290Q0Q1Q2Q3S9AS9BR0AR0BCP0CP1&CP(a)图12.7七进制计数器电路图及波形图图12.7七进制计数器电路图及波形图12345678CPQ0Q1Q2(b)例12.6用两块74LS290分别组成百进制和二十四进制计数器。解将两块74LS290进行级联，组