搜索
2011‐3‐251Bandgap&LDOBandgap& LDO李福乐2011年2011年2011‐3‐252Bandgap设计目标Bandgap设计目标•提供稳定的电压基准提供稳定的电压基准–具有一定的绝对精度(例如3%, 5%)–温漂系数小(例如20ppm)•尽可能大的电源电压范围•尽可能小的静态工作电流•尽可能大的PSRR•尽可能小的输出分布范围和Noise (Flick noise)()•具有可靠的启动电路•尽可能小的面积尽可能小的面积2011‐3‐253Bandgap1Bandgap1基本的bandgap电路结构提供对温度不敏感1 : 1构,提供对温度不敏感的基准电压，以及PTAT基准电流VREFnVVTBEln=Δ工作原理：ln0BEVknTq∂Δ=∂21RRVVVBEBEREF⋅Δ+=考虑版图，N可取8201RBEREF0ln021=⋅⋅+∂∂=∂∂NqkRRTVTVBEREFR3R0R4R2M3M2Q3Q2SoVV考虑版图，N可取8运放的失调必须控制好具体设计请参考sansen教材第16章R3=R0, R4=R2, M3=M2, Q3=Q2, So VBG=VREF2011‐3‐254基准电压与电流基准电压与电流201RRVVVBEBEREF⋅Δ+=Ref:sansen0ln21RRNqkTVVBEREF⋅⋅+=()TCTVV+−=λForI~Tm1156mVRef: sansen chapter 16()TCTVVgBE+=λ00For IDS T0lnqRNkTIBG⋅=Is PTAT0qVBG通常在1.2左右VBG的温度特性包含抛物线型非线性项，设计中令顶点位于常温附近更高精设计中令顶点位于常温附近，更高精度要求可采用二次补偿电路（例sansen ppt 1626）在高温与低温下其值变换较大IBG~T，在高温与低温下其值变换较大，若用它直接去偏置其他电路，这一点须特别注意2011‐3‐255启动与稳定性启动与稳定性启动：这个电路有两个稳定工作点，其中一个是两个支路电流都为0，设计中需加启动电路来避免这个工作点；稳定：正、负反馈环路共存，运放输入端需正确连接，保启动电路正反馈回路负反馈回路运放输入端需正确连接，保证负反馈强于正反馈启动电路中的M9要大于M10，使进入正反馈回路的刺激大启动电路回路回路使进入正反馈回路的刺激大一些M6~M8作为MOS RES，其值应保证正常作后静态损耗:VDD/RES应保证正常工作后M9, M10关闭VDD/RES2011‐3‐256PSRRPSRRRCfilterWorst caseOpa loopRC filterVBG PSRR低频：OPA环路增益保证高频输出RC滤波保证MOSCAP高频：输出RC滤波保证最差点在中间，提高需要：提高环路带宽，与功耗提高环路带宽，与功耗tradeoff降低RC带宽，与面积tradeofftradeoff2011‐3‐257电压离散性与噪声电压离散性与噪声002RRRVVosREF+⋅≈Δ⎞⎛VREF()()⎟⎟⎠⎞⎜⎜⎝⎛+⋅≈021RRVVosREFσσCmVRNkTo2~ln2⋅⋅例：由‐Vos +Rq0()()10⋅≈osREFVVσσ例：由推得：WLAVTVT≈σ输出离散性：运放失调的控制很重要！噪声：WL*. 热噪声可由输出滤波电容来控制;*. 1/f噪声：与Vos一样会被放大, 且很难被滤波, 因此要特别注意电路中的NMOS;运放输入管应用抑制1/f噪声还可采此要特别注意电路中的NMOS; 运放输入管应用PMOS, 与失调要求一样, 要增加W, L抑制/噪声采用chopping技术2011‐3‐258局限性与解决办法局限性与解决办法•输出基准电压固定为1.2V左右, 不够灵活•输出基准电流为PTAT, 在全温度范围内变化很大•电源电压的限制–最低工作电压1.2+VdsatSolution:Solution:*.通过V/V, V/I转换电路来解决前两个问题, 代价是电路复杂性和功耗复杂性和功耗*. 或采用下面的bandgap2, 解决上述各问题V/I转换V/V转换解决各问题2011‐3‐259Bandgap2Bandgap2⎞⎛k⎟⎟⎠⎞⎜⎜⎝⎛⋅⋅+=NqkTRRVRRVBEBGln0223∂V0=∂∂TVBGR1=R2VBG的大小可通过R3/R2来灵活调整, 不影响温度系数由IBGVBG/R3可知输出电流参考由IBG=VBG/R3, 可知输出电流参考温漂较小，主要取决于电阻温度系数最低电源电压可1V2011‐3‐2510启动电路启动电路MOS Resistor正反馈环负反馈环Resistor正常输出下VBGVTn, 否则应采用其他形式的启动电路2011‐3‐2511自偏置运放电路自偏置运放电路MOSMOS CAPPMOSPMOS采用folded结构采用PMOS输入差分对, 减少1/f噪声, 并适合于低输入共模的情况输入差分对GS小其他电流镜GS大晶体管的要大些减输入差分对VGS‐VT小, 其他电流镜VGS‐VT大, 晶体管的L要大一些, 减少失调, 1/f噪声, 以及沟道调制效应2011‐3‐2512带自偏置运放的启动自便置设计启动时，vb1若为高，则无法启动，故需增加拉低vb1的启动设计若VBGVTn，则需对VBG进行分压后控制M6，否则电路有可能进若VBGVTn，则需对VBG进行分压后控制M6，否则电路有可能进入中间稳定点：vfb = k*VBG, vfb VTn在设计时要注意启动电路所带来的稳定性问题2011‐3‐2513低压设计低压设计将R1, R2由两个电阻串联，取中间点接运放输入，可降低输入共模，进一步降低电压电压共模步降低压压要求运放采用PMOS输入的folded‐cascode结构或symmetrical结构cascode结构或symmetrical结构可进一步采用电路设计技术来降低运放对电源电压的要求2011‐3‐2514Sub‐1VBandgapExampleSub1V BandgapExampleRef: Ka Nang Leung, JSSC2002采用symmetrical结构和电平移位(level shifting)来降低输入共模要求采用正偏置(forward bias)来降低PMOS VT注意启动电路的设计（运放先启动）注意启动电路的设计（运放先启动）2011‐3‐2515Chopping&filteringChopping & filtering加chopping控制后:ipin加chopping控制后:Phase 1: VBG’=VBG+aVosPhase 2: VBG’=VBG‐aVosPhase 1低通滤波后:avg(VBG’)=VBGinip此方法对1/f噪声也有效inipPhase 2Vos & flick noiseVBGfck2011‐3‐2516版图设计版图设计•PNP之间电阻之间电流镜MOST要严格按PNP之间, 电阻之间, 电流镜MOST要严格按照匹配要求来设计版图•运放的失调要特别注意控制这要求晶体管•运放的失调要特别注意控制, 这要求晶体管的WL要比较大, 版图绘制时注意匹配给其他模块提供电压基准时要注意与这些•给其他模块提供电压基准时要注意与这些模块的共地•在SOC中, 要注意与noisy block的隔离•面积优化面积优化2011‐3‐2517LDO设计目标LDO设计目标•提供稳定的电源电压提供稳定的电源电压–无论环境变化，输入变化，负载变化–TC, PSRR, Load Regulation, Transient Response•尽可能小的静态工作电流•尽可能小的输入输出Dropout尽可能小的输输出p•尽可能大的环路增益和带宽•在各种corner和负载条件下都必须稳定在各种corner和负载条件下都必须稳定•具有过流、过热保护能力•减小对片外元件的要求，最好是不用片外元件减小对片外元件的要求，最好是不用片外元件2011‐3‐2518基本LDO电路基本LDO电路gmagmpREFLVRRRV⋅+≈221VREF由bandgap来提供RZgRgOff‐chip decouple capVREF由bandgap来提供开环为无miller反馈电容的两级运放环路增益LG为：2121RRRCsRZgRgLGGoampoama+⋅+=LCsR+1cap环路增益LG为：LLLesrCsRCsRZ++≈112011‐3‐2519AC特性AC特性LGLGp1p2p1稳定性：除p1外，要么零极点成对在内出现要么都在外z11p2z1在GBW内出现，要么都在GBW外LLCRpπ211≈CRp212≈1典型值：CL=1~2.2uFResr=20~200mΩGoaCRπ2LesrCRzπ211≈CG~ Cox*(WL)MPT增大p2，意味着减小Roa, 而第一级增益为gma*Roa，为维持增益将使得erroramplifierLesrgmaRoa，为维持增益将使得error amplifier的静态功耗增大2011‐3‐2520基本LDO的局限性基本LDO的局限性•由于Error amplifier直接驱动MPT，其负载较大，静对应的静态功耗也较大•Error amplifier的增益较小, p2与z1的间距较大, 这两者都导致GBW变小瞬态响应速度变慢两者都导致GBW变小,瞬态响应速度变慢;•在负载RL变化时，p1相应变化，可能出现p2在GBW内，z1在GBW外的情况，导致不稳定GBW内，z1在GBW外的情况，导致不稳定•解决办法：加buffer来降低error amplifier的负载LGp1LGp2z1RL ↑Æp1 ↓, LG0 ↑2011‐3‐2521加中间级buffer的LDO加中间级buffer的LDO静态功耗稳定性设计！稳定性设计！BffBuffer加buffer的好处：加buffer的好处：1 减小err amp的负载电容，降低其静态功耗, 更易使p2与z1接近2 与MPT栅电容并联的是1/gm, not 1/gds，更容易实现高极点2011‐3‐2522加bufferLDO局限性加buffer LDO局限性LGp1LGp1p1p2Fixedp3p1p2adaptive p2z1p3Fixed p3p2z1p3p3Problem：引入了新的极点p3，且要求p3 GBW当RL ↓Æp1 ↑, GBW ↑Æunstable. 因此p3应足够大即buffer级的静态电流要足够大，保证各种负载下的稳定性这导致在小负载(RL大)情况下，效率较低；Solution：adaptive bias for buffer2011‐3‐2523AdaptivebiasforbufferAdaptive bias for bufferX:1Buffer bias: IMB = IB+IMBA = IB+X*IMTP IB = ? X = ?RL↓ÆIMTP↑ÆIMB↑Æ3↑ÆtblRL ↓ÆIMTP ↑ÆIMB ↑Æp3 ↑ÆstableRL ↑ÆIMTP ↓ÆIMB ↓Ækeep high efficiency at low load2011‐3‐2524片外解藕电容片外解藕电容LGp1p2adaptive z1p3p3LesrCRzπ211≈局限性：对片外电容的ESR有要求，若电容类型选择不当，可能导致不稳定！SoltionSolution：选择合适的片外解藕电容或者，改进设计，如后面所示或者，改进设计，如后面所示2011‐3‐2525带miller补偿的LDO带miller补偿的LDO结构：带有miller电容补偿的两级放大器Err_amp采用folded cascode结构，通过其cascode管减弱Cc的前馈Miller capGBW=gm1/CcP2 = gm2/COUT?注意电压的范围尽量采用Problem: COUT很大，PM？注意电压的范围, Cc尽量采用MOS CAP来实现，以节约面积或兼容逻辑工艺