电工实验二数字钟-南理工

1电工电子综合实验（2）多功能数字钟设计姓名：学号：专业：电气工程及其自动化时间：2017年9月2目录一．设计内容简介····························3二．实验要求································3三．实验原理································4四．电路设计原理及其电路图··················51.分频电路································52.计时电路·································63.清零电路··································84.校分电路································95.报时电路································10五．遇到问题及解决办法·····················11六．实验体会······························12七．附录·································121.工具及器件清单·························122各元件的引脚图及功能表·················143总电路逻辑图···························184.参考文献·····························193一．设计内容简介本实验采用中小规模集成电路设计一个由脉冲发生电路，计时电路，译码显示电路，和控制电路(包括清零电路，校分电路，和报时电路)等四部分组成的数字计时器。二．实验要求1、设计一个脉冲发生电路，为计时器提供脉冲、为报时电路提供驱动蜂鸣器的脉冲信号；2、设计计时电路，完成0分00秒—9分59秒计时功能；3、设计清零电路，具有开机自动清零功能，并且在任何时候，按动清零开关，可以进行计时器清零；4、设计校分电路，在任何时候，拨动校分开关，可进行快速校分；5、设计报时电路，使数字计时器从9分53秒开始报时，每隔两秒发一声，共发三声低音，一声高音；即9分53秒、9分55秒、9分57秒发低音（频率1KHZ），9分59秒发高音（频率2KHZ）；6、系统级联调试，将以上电路进行级联完成计时器的所有功能；4三．实验原理数字计时器由脉冲发生电路、计时电路、译码显示电路、校分电路、清零电路和报时电路这几部分组成。其原理框图如下：数字计时器以一个标准频率（1Hz）进行计数。为了其准确并且稳定，实验使用了石英晶体振荡器构成脉冲发生电路。为了使电路更加简单，使用CC4518的对计时器的秒的个位和分的十位进行计数，用74LS161构成模六（六进制）计数器实现对秒的十位进行计数。利用计数器的异步清零端，通过简单的电路使电路具有开机清零功能和随时清零功能。利用校分电路，校正分时刻的数字，并先于蜂鸣电路来节省时间。同时增加电台报时功能。显示器秒十位译秒十位计数秒十位计数显示器秒个位译秒个位计数校分二分频显示器分个位译秒十位计数分个位计数清零报时振荡器进位5四．电路设计原理及电路图1.分频电路秒信号发生器提供计时电路的时钟并为报时电路提供驱动信号。为提供较为精确的秒脉冲信号，采用32768Hz的石英晶体多谐振荡器作为脉冲信号源。分频器CD4060最高可实现214分频，即最低频率端Q14的脉冲信号频率为2Hz，因此增加一个D触发器实现的倍频器来产生1Hz的秒脉冲信号。将D触发器的Q端与D端扭接在一起实现倍频器，则Q端的输出信号即为1Hz的秒脉冲信号。报时电路所需要的1KHz，2KHz的脉冲信号由4060的管脚Q4和管脚Q5提供。所用器件：32768Hz晶体管、22MΩ电阻、20PF电容、10PF电容、4060、74LS74。62.计时电路该电路是本实验基础电路中的关键电路，由分计数器秒十位计数器、秒个位计数器构成。分计数器和秒十位计数器直接用CD4518BCD码计数器实现十进制计数功能；秒十位计数器为六进制计数器，将74LS161做成一个从0000～0101的模六计数器实现。连接时，秒脉冲电路产生的秒脉冲信号送入秒个位计数器（CD4518A）的EN端，秒个位单元中的输7出1Q4通过一非门接入74LS161的时钟端作为时钟信号完成个位与十位的级联（接非门是因为161的~CLK是上升沿触发，而1Q4在9~0的跳变时是下降沿“1001”——“0000”）。做秒十位记数时，用反馈置位法，2Q1和2Q3通过一与非门接入置数端同时数据输入端均接地，实现模六功能。将计数位2Q3作为驱动信号送入分计数器（CD4518B）的EN端，则数字计数器整体的计数功能即可实现。显示电路采用三片CD4511显示译码器和三个七段共阴显示字，电路从0分00秒计到9分59秒，译码显示电路用三片四线七线译码器CD4511进行译码，而采用共阴极七段LED数码管进行循环显示。CD4511的输入接到相应计数器的输出，而它的输出端与数码管的相应端相连，数码管通过300的电阻接地。所用器件:4518、74LS161、74LS00、CC4511、CC4069、300Ω电阻、LED数码显示管。83.清零电路该电路具有开机清零和控制清零功能。其中秒个位和分位的清零端即CC4518的管脚7和15（高电平有效）接在第一个非门之后，秒十位74LS161的清零端即管脚1（低电平有效）接在第二个非门之后。刚开机时，由于电容上的电压不能突变，电容两端为低电平，经过第一个非门输出高电平，接到CC4518的管脚7和15，实现秒个位和分位的清零。在经过第二个非门输出低电平，接到74LS161的管脚1，实现秒十位的清零。按下开关后，电容被短路，第一个非门的输入端为低电平，两个非门的输出端分别为高电平和低电平，原理同上，实现控制清零功能（异步清零）。所用器件：CC4069、10KΩ电阻、22μF电容。94.校分电路当校分电路打到“正常”状态时，计数器正常计数；当开关打到“校分”状态时，秒个位和秒十位正常计数，分位进行快速校分，即分计数器可以不受秒计数器的进位信号的控制。校分电路的工作原理是：当校分开关在“1”电平，与非门2被选通，与非门1被封锁，秒进位产生的脉冲送至分计数器的时钟端；当开关打在“0”电平时，与非门1被选通，与非门2被封锁，校分信号送至分计数器的时钟端。由于校分电路的信号直接送到分计数器的时钟端，开关的颤动产生的脉冲会导致分计数器的触发，从而影响校分功能，所以对校分开关应加一个RS锁存器构成消颤开关。105.报时电路用需要报时的时刻所对应的计数器的输出作为触发信号来驱动蜂鸣器报时，因为需要在9分53秒、9分55秒、9分57秒各报出一个低音，在9分59秒报出一个高音。具体设计过程如下：将各时刻各位对应的二进制码作如下图的比较：1．将秒个位的3（0011）、5（0101）、7（0111）取或，通过时间（DEC）分位（BIN）秒十位(BIN)秒个位（BIN）9:531001010100119:551001010101019:571001010101119:5910010101100111卡诺图的化简可得应该从秒个位取1Q1（1Q2+1Q3）2．将1中所得结果和分位的9（1001）与再和秒十位的5（0101）与，所得的结果和1KHz的信号与就可得到在9分53秒、9分553秒、9分57秒报出低音的驱动信号。3．将分位的9（1001）和秒十位的5（0101）与再和秒个位的9（1001）与再和2KHz的信号与就得到在9分59秒报出高音的驱动信号。4．将2和3中得到的信号取或，就可以得到最终的报时驱动信号。所用器件：74LS21、74LS32、蜂鸣器、三极管。五．遇到问题及解决办法1.分频电路接好后检测不到震荡我先检查了秒脉冲发生电路的接线，发现没有问题后又检查了芯片，也没有问题，最后发现是电源电压没有调到5V，调回5V后，用万用表检测能检测到1Hz和2Hz的震荡。2.显示器不能正常显示开始只有中间的显示器能显示数字，检查接线发现有两根导线接错位了，更改接线后，三个显示器仍不能正确显示，经老师指点发现存在短路，显示器七个管脚连接的电阻相接触导致了短路，将其余电阻拔去，只在接地端接上电阻，显示器能显示，但是不变化。再次检查后发现，没有将计时电路和秒脉冲发生电路12相连，连好后显示器能从0分0秒正确计时到9分59秒。3.蜂鸣器一接上就不停地叫经检查发现是蜂鸣器本应接地的管脚接到了5V电源上。七．附录1．工具及器件清单工具：剪刀、镊子、剥线钳元器件清单：名称型号数量显示字共阴3译码器CC45113BCD码计数器CC45181四位二进制计数器74LS1612分频器CC40601D触发器74LS741非门CC40691二入与非门74LS002四入与门74LS215二入或门74LS321晶振32768Hz1三极管（NPN）3DG61蜂鸣器113电容10p120p122u1电阻3303470110k322M12．各元件的引脚图及功能表引脚图：14功能表：CC4511逻辑功能表输入输出LTBILEDCBAgfedcba字符测０××××××１１１１１１１８15灯灭零１０×０００００００００００消隐锁存１１１××××显示LE＝０→１时数据译码１１００００００１１１１１１０１１００００１００００１１０１１１０００１０１０１１０１１２１１０００１１１００１１１１３１１００１００１１００１１０４１１００１０１１１０１１０１５１１００１１０１１１１１００６１１００１１１００００１１１７１１０１０００１１１１１１１８１１０１００１１１００１１１９CC4518逻辑功能表输入输出CrCPENDQCQBQAQ清零1××000016计数0↑1BCD码加法记数保持0×0保持计数00↓BCD码加法记数保持01×保持74LS74逻辑功能表输入输出CPDRDSＤNQ1NQ清零×０１×０１置“１”×１０×１０送“０”↑１１００１送“１”↑１１１１０保持０１１×保持不允许×００×不确定74LS161逻辑功能表输入输出CPCrLD1S1SDCBADQCQBQAQCCQ清×0×××××××00000173．总电路逻辑图零送数↑10××dcbadcba0-1记数↑1111××××二进制加法记数保持×1101××××不变保持×1110××××不变184.参考文献a)《数字电路》蒋立平著南京理工大学2001b)《电子线路实践教程》王建新、姜萍科学出版社U1ABCDEFGCKU2ABCDEFGCKU3ABCDEFGCKU4A4518BD_5V1A31B41C51D6EN12MR17CP11U5B4518BD_5V2A112B122C132D14EN210MR215CP29U674LS161DQA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10~LOAD9~CLR1CLK2U74511BD_5VDA7DB1DC2DD6OA13OD10OE9OF15OC11OB12OG14~EL5~BI4~LT3U84511BD_5VDA7DB1DC2DD6OA13OD10OE9OF15OC11OB12OG14~EL5~BI4~LT3U94511BD_5VDA7DB1DC2DD6OA13OD10OE9OF15OC11OB12OG14~EL5~BI4~LT3R2330ΩR3330ΩR1330ΩVCC5VVCC5VVCC5VU11A74LS00DU10A74LS00DU124060BD_5VO122O133RTC10O37MR12RS11O45O54O66O714O813O915O111CTC9U13A74LS74D1D21Q5~1Q6~1CLR11CLK3~1PR4VCC5VC120pFR422MΩU14CRYSTAL_VIRTUALU154069BCP_5V1A1Y2A2Y3A3YVSS4Y4A5Y5A6Y6AVDDVCC5VR510kΩC222µFJ1Key=AU1674LS00D1A1B1Y2A