晶圆级封装技术

晶圆级封装（WLP）晶圆级封装简介晶圆级封装基本工艺晶圆级封装的研究进展和发展趋势晶圆级封装（WaferLevelPackage,WLP)是以BGA技术为基础，是一种经过改进和提高的CSP技术。有人又将WLP称为圆片级—芯片尺寸封装（WLP-CSP）。圆片级封装技术以圆片为加工对象，在圆片上同时对众多芯片进行封装、老化、测试，最后切割成单个器件，可以直接贴装到基板或印刷电路板上。它可以使封装尺寸减小至IC芯片的尺寸，生产成本大幅度下降。WLP封装的优势封装加工效率很高，它以圆片形式的批量生产工艺进行制造；具有倒装芯片的优点，即轻、薄、短、小；圆片级封装生产设备费用低，可利用圆片的制造设备，无须投资另建新的封装生产线；圆片级封装的芯片设计和封装设计可以统一考虑、并同时进行，这将提高设计效率，减少设计费用；圆片级封装从芯片制造、封装到产品发往用户的整个过程中，大大减少中间环节，缩短生产周期很多，导致成本的降低；圆片级封装的成本与每个圆片上的芯片数量密切相关，圆片上的芯片数越多，圆片级封装的成本也越低。圆片级封装是尺寸最小的低成本封装。圆片级封装技术的优势使其一出现就受到极大的关注并迅速获得巨大的发展和广泛的应用。在移动电话等便携式产品中，已普遍采用圆片级封装型的EPROM、IPD(集成无源器件)、模拟芯片等器件。圆片级封装技术已广泛用于闪速存储器、EEPROM、高速DRAM、SRAM、LCD驱动器、射频器件、逻辑器件、电源/电池管理器件和模拟器件(稳压器、温度传感器、控制器、运算放大器、功率放大器)等领域。薄膜再分布技术一种典型的再分布工艺，最终形成的焊料凸点呈面阵列布局，该工艺中，采用BCB/PI作为再分布的介质层，Cu作为再分布连线金属，采用溅射法淀积凸点底部金属层（UBM），丝网印刷法淀积焊膏并回流。圆片级封装4M工艺流程图涂布第一层聚合物薄膜（PolymerLayer），以加强芯片的钝化层（Passivation），起到应力缓冲的作用。目前最常用的聚合物薄膜是光敏性聚酰亚胺（Photo-sensitivePolyimide），简称PI，是一种负性胶。早期的WLP选用BCB（Benzocyclobutene,苯并环丁烯）作为重布线的聚合物薄膜，但受制于低机械性能（低断裂伸长率和拉伸强度）和高工艺成本（需要打底粘合层adhesionpromoter），促使材料商开发PI和PBO（Polybenzoxazole，聚苯并噁唑）。重布线层（RDL）的目的是对芯片的铝焊区位置进行重新布局，使新焊区满足对焊料球最小间距的要求，并使新焊区按照阵列排布。常见的RDL材料是电镀铜（platedCu）辅以打底的钛、铜溅射层（SputteredTi/Cu）。RDL对焊区重新分配布局涂布第二层Polymer，使圆片表面平坦化并保护RDL层。第二层Polymer经过光刻后开出新焊区的位置。最后一道金属层是UBM（UnderBumpMetalization，球下金属层），采用和RDL一样的工艺流程制作。植球。顺应无铅化环保的要求，目前应用在WLP的焊料球都是锡银铜合金。焊料球的直径一般为250μm。为了保证焊膏和焊料球都准确定位在对应的UBM上，就要使用掩模板。焊料球通过掩模板的开孔被放置于UBM上，最后将植球后的硅片推入回流炉中回流，焊料球经回流融化与UBM形成良好的浸润结合。凸点制作技术凸点制作是圆片级封装工艺过程的关键工序,它是在晶圆片的压焊区铝电极上形成凸点。圆片级封装凸点制作工艺常用的方法有多种,每种方法都各有其优缺点,适用于不同的工艺要求。要使圆片级封装技术得到更广泛的应用,选择合适的凸点制作工艺极为重要。在晶圆凸点制作中，金属沉积占到全部成本的50%以上。晶圆凸点制作中最为常见的金属沉积步骤是凸点下金属化层（UBM）的沉积和凸点本身的沉积，一般通过电镀工艺实现。所示为典型的晶圆凸点制作的工艺流程。首先在晶圆上完成UBM层的制作。然后沉积厚胶并曝光，为电镀焊料形成模板。电镀之后，将光刻胶去除并刻蚀掉暴露出来的UBM层。最后一部工艺是再流，形成焊料球。电镀技术可以实现很窄的凸点节距并维持高产率。并且该项技术应用范围也很广，可以制作不同尺寸、节距和几何形状的凸点，电镀技术已经越来越广泛地在晶圆凸点制作中被采用，成为最具实用价值的方案。电镀制作凸点的详细工艺步骤标准WLP（fan-inWLP）是在晶圆未进行切片前，对芯片进行封装，之后再进行切片分割，完成后的封装大小和芯片的尺寸相同。近几年开发出的扩散式WLP（fan-outWLP）则是基于晶圆重构技术，将芯片重新布置到一块人工晶圆上，然后按照与标准WLP工艺类似的步骤进行封装，得到的封装面积要大于芯片面积。圆片级封装的研究进展•第一种是ballonI/O结构，如图(a)所示。这种工艺和典型的倒装工艺相类似。焊球通过焊点下金属层与铝盘直接相连图(a）或者通过再布线层（redistributionlayer,RDL）与Si芯片直接相连（图(a)2）。•通常情况下，这种结构限制在焊球间距为0.5mm的6×6阵列结构，以满足热循环可靠性的要求。不同的WLP结构第二种结构如图(b)所示，焊球置于在RDL层上，并通过2层聚合物介质层与Si芯片相连，此种结构中没有焊点下金属层。两层聚合物层作为钝化和再布线层。这种结构不同于第一种结构，尽管两种结构均有再布线层。如图b所示，高分子介电薄膜层置于焊球和硅衬底。这种高分子层能够作为缓冲层来降低由于温度变化所引起的PCB和硅的热失配产生的热-机械应力。这种WLP结构能拓展到间距为0.5mm的12×12焊球阵列。不同的WLP结构第三种WLP结构如图(c)所示，是在图（b)结构的基础上，添加了UBM层。由于添加了这种UBM层，相应增加了制造成本。这种UBM能稍微提高热力学性能。图（d）所示的第四种WLP结构，采用了铜柱结构，首先电镀铜柱，接着用环氧树脂密封。扩散式WLP（fan-outWLP）扇出WLP，(12×12)扇出WLP截面的SEM显微照片扩散式WLP采用晶圆重构技术，其工艺过程如图所示：首先在一块层压载板上布贴片胶带，载板通常选用人工晶圆，载板上的胶带则起到固定芯片位置和保护芯片有源面的作用；然后将测试良好的芯片（KGD）面向下重新粘贴到一块载板上，芯片之间的距离决定了封装时扩散面积的大小，可以根据需要自由控制；接着用模塑料对芯片以及芯片之间的空隙进行覆盖填充，再将载板和胶带从系统中分离，载板可以重复利用；最后就可以进行RDL和焊球工艺步骤。扩散式WLP的典型应用是嵌入式晶圆级球栅阵列(embeddedwaferlevelballgridarray，eWLB)。扇出WLP封装的优点WLP在3D叠层封装中的应用3D叠层封装在缩短互联长度、减小形状因数、提高电性能等方面有着很大的优势。WLP应用于3D封装采用倒装凸点和RDL技术，可以实现圆片级互联，提高互联密度。硅通孔（TSV）技术应用于WLP-3D封装是实现垂直互联的关键，它有着提高集成度、减小互联长度、提高信号速度、降低功耗等优点，同时还可以在一个封装中实现存储器、专用IC、处理器等多功能集成封装。TSV一般采用Cu填充。由于Cu和Si的热膨胀系数不同，TSV在热循环过程中存在着热机械可靠性问题。高密度的TSV，要进行通孔的完全填充；中等密度的TSV，为提高可靠性、节省工艺时间和降低成本，不采用铜的完全填充，而是用电化学沉积电镀薄层铜衬里以保证电学连接，剩余的部分则采用聚合物填充。目前WLP的发展有2个主要的趋势。一个是通过减少WLP的层数以降低工艺成本，缩短工艺时间，主要是针对I/O少、芯片尺寸小的产品。其结构是从上述的4M结构派生出来，主要分为3M和2M的结构。另一个发展方向是通过一些新材料的应用来提高WLP性能和可靠度。主要是针对I/O多、芯片尺寸大的产品。比如上文所提到的，锡银铜合金的焊料球虽然满足了对无铅化环保的要求，但是其回流焊的温度会比锡铅焊料球高，产品的热应力也相对较大。采用新材料，锡银铜铋合金的焊料球，因其具备较低的熔点和较好的润湿能力，故而将改善WLP在上板过程中的热应力失配问题。圆片级封装3M工艺机构图圆片级封装3M工艺机构图