搜索
WP324(v1.0)2007年11月28日©2007Xilinx,Inc.Allrightsreserved.XILINX,theXilinxlogo,andotherdesignatedbrandsincludedhereinaretrademarksofXilinx,Inc.Allothertrademarksarethepropertyoftheirrespectiveowners.使用XilinxSpartan™-3E或Spartan-3AFPGA，和NationalSemiconductor公司的PHY，并使用Xilinx视频处理IP核，提供了一种灵活且极具成本效益的方法来应对多速率广播方面的挑战。白皮书：Spartan-3E和Spartan-3AFPGAWP324(v1.0)2007年11月28日采用低成本FPGA的全新高速广播视频连接解决方案(3G)作者：BobFeng(Xilinx)和MarkSauerwald(NationalSemiconductor)R2(v1.0)2007年11月28日简介R简介当今的高速视频应用设计人员在满足产品的数字IP和模拟物理接口要求方面，面临着巨大挑战。由于数字组件和模拟组件的要求通常大相径庭，因此试图在一个ASSP芯片中同时支持这两种组件往往需要牺牲解决方案的质量或成本效益。此外，我们很难找到一款符合以下条件的解决方案：IP和物理接口都完全合适并且都不存在浪费，或能够被修改以满足多种标准的要求。由Xilinx和NationalSemiconductor开发的全新芯片组将数字和模拟领域的最佳产品融合到了一个高度集成的解决方案内。数字解决方案（包括视频处理IP核）由久经考验的Spartan-3E或Spartan-3AFPGA芯片处理。而模拟部分则由久经考验的NationalSemiconductorSDIPHY产品处理，可以实现最低抖动和最佳信号质量。利用该芯片组，专业音频/视频广播系统开发人员可将更多精力集中在具体的视频内容处理本职工作和IP上，而非前端接口连接上。SDI视频标准串行数字接口即SDI(SMPTE259M)是一种广播业界标准，广泛应用于通过单一同轴电缆传输未经压缩的标清(SD)视频信号。按照定义，SDI通常支持270Mbps的数据速率，能够以60Hz覆盖480i的屏幕格式(480i60)。高清SDI即HD-SDI(SMPTE292M)可将比特率提高到1.485Gbps，从而支持720p60和1080i60等高清格式。标准3GbSDI即3G-SDI(SMPTE424M)将串行数字吞吐量进一步提高到了2.97Gbps，以支持最高屏幕分辨率1080p60。NationalSemiconductorPHYNationalSemiconductor提供了一整套支持SDI应用物理层传输的产品。National的全新系列SDI串行器和解串器有速度级别选项可供选择，在270Mbps下支持标清(SD)SMPTE259M，在1.485Gbps下支持高清(HD)SMPTE292M，在2.97Gbps下支持3Gbps标准(3G-SDI)SMPTE424M。表1详细介绍了PHY产品信息。NationalSemiconductorPHYWP324(v1.0)2007年11月28日的LMH034x系列凸显了出色的模拟性能：�超低输出抖动：在HD与3Gbps速率下通常为50ps（请参阅图1）�卓越的输入抖动容限：至少为0.6UI（请参阅图2）�用于串行时钟参考和数据恢复的集成高精度PLL�LMH0340发射器中的集成电缆驱动器�集成串行重复时钟还回和驱动器�低功耗♦Tx435mW♦Rx590mW�无需外部VCO或时钟表1：NationalSemiconductorPHY系列产品ID说明最高数据速率支持的数据速率支持的SMPTE标准LMH0340串行器和驱动器3G2.97G1.485G270M424M292M259MLMH0341重复时钟解串器3G2.97G1.485G270M424M292M259MLMH0040串行器和驱动器HD1.485G270M292M259MLMH0041重复时钟解串器HD1.485G270M292M259MLMH0050串行器HD1.485G270M292M259MLMH0051解串器HD1.485G270M292M259MLMH0070串行器和驱动器SD270M259MLMH0071重复时钟解串器SD270M259M4(v1.0)2007年11月28日NationalSemiconductorPHYR图1和图2所示为低输出抖动和输入抖动容限。¾ªðÊðŒøºƒø±Í-Õº1图1：LMH03403Gbps输出抖动：在HD和3G速率下为30psWP324_01_112807Equipment:TektronixCSA8000samplingscopewith20GHzsamplingheadsInputSignal:PRBS215-1DataRate:2.97Gbps¾ªðÊðŒøºƒø±Í-Õº2图2：LMH0341最低输入抖动容限0.6UILMH0341SinusoidalJitterTolerance0.11.010.0100.01000.01.0E+310.0E+3100.0E+31.0E+610.0E+6100.0E+6JitterFrequencyJitterAmplitude(UI).........LMH0341,2.97GSMPTETransmitoutputjittertemplateDataRate:2.97GbpsEquipment:AgilentJ-BERTWP324_02_112807面向视频应用的Spartan-3E和Spartan-3AFPGA特性WP324(v1.0)2007年11月28日除了具备卓越的模拟性能之外，National的LMH系列还可将PHY器件与主机FPGA之间的传统并行总线从20比特单端接口降至5通道低压差分信号(LVDS)接口。这一创新的窄差分总线可减少接口上的迹线数目并在主机FPGA上使用更少的引脚，从而可减少EMI并简化电路板设计。此外，National的分立式PHY无需任何外部VCO或减抖PLL。图3和图4所示为采用LVDS接口时的简化结果。National/XilinxSpartan组合解决方案将低成本FPGA引入高端广播市场，支持专业视频应用领域的SD、HD和3Gbps数据速率。面向视频应用的Spartan-3E和Spartan-3AFPGA特性借助以下独特且具有成本效益的特性，Spartan-3E和Spartan-3AFPGA系列可提供高性能、高器件密度（逻辑和I/O）、高灵活性和高伸缩性等优势，适用于视频应用的多个方面：�5万至160万个系统门�超过666Mbps且接收器上有内部终端的真正LVDS差分I/O驱动器，可实现芯片到芯片直接通信�超过300MHz的双倍数据速率(DDR)I/O寄存器，可将有效带宽提高到600Mbps以上�超过200MHz的18Kb双端口BlockRAM，可用于FIFO和数据缓存�超过200MHz的专用18x18乘法器，可用于高速数字信号处理¾ªðÊðŒøºƒø±Í-Õº3图3：以前：采用宽并行总线时的SDI材料清单¾ªðÊðŒøºƒø±Í-Õº4图4：现在：采用窄并行总线时精减的SDI材料清单VCOJitterCleaner20-bitSingle-endedTTLclkWideparallelbus:IntroducesEMIandburdenslayoutCableDriverMaxSerialDataRate:1.485GbpsOutputJitter:~115psSPIOutFPGAHD-SDISerializerWP324_03_112807WP324_04_112807Narrowparallelbus:SimplifieslayoutanddifferentialsignalingreducesEMILow-CostFPGALMH03403G-SDISerializer/Driver5-bitLVDS+clkSDIOutOutputJitter:50psMaxSerialDataRate:2.97Gbps6(v1.0)2007年11月28日互联软SerDes和视频处理IP核R�数字时钟管理器(DCM)♦时钟去歪斜♦频率合成♦高分辨率相移♦宽频率范围（5MHz至300MHz以上）�完全可编程性，可在开发期间或在现场轻松修改设计，使得单个解决方案支持多个标准�软件和IP可快速实现视频应用的关键功能�设计实例和参考电路板，有助于快速入门使用FPGA，可以在遵守业界标准的同时，使自己在竞争中脱颖而出。要使用ASSP解决方案在竞争中脱颖而出可以说是难如登天，而使用ASIC则又过于昂贵。可编程解决方案的灵活性有助于缩短上市时间，而现场更新则有助于延长市场占有时间。众多标准（和版本）会导致不确定性，因此，设计需要在传输方案、MPEG配置、显示格式、颜色校正等方面具有灵活性。如需有关Spartan-3GenerationFPGA特性的更多详细说明，请浏览以下链接：互联软SerDes和视频处理IP核NationalSemiconductorPHY负责SDI物理接口，而FPGA则在支持视频处理IP核内的所有数字功能方面发挥着重要作用，这些功能包括：�20:5/5:20LVDS软串行化和解串(SerDes)�SMPTE加扰/解扰�视频成帧器/解帧器�CRC与行号插入�光栅化�ANC插入�视频标准检测与飞轮FPGA设计被分成了“软SerDes”和“像素处理”两个频域，如表2所示。表2：FPGA设计频域标准软SerDes像素处理SD-SDI27MHz27MHzHD-SDI148.5MHz74.25MHz3G-SDI297MHz148.5MHz互联软SerDes和视频处理IP核WP324(v1.0)2007年11月28日“软SerDes”中使用的时钟频率通常仅为串行比特率的一半。这是利用DDR技术实现的。另一方面，像素处理时钟频率是由相关视频传输格式决定的，如720p60为74.25MHz、1080p60为148.5MHz。时序收敛的挑战主要在“软SerDes”一侧，这是因为要在所有差分通道上实现594Mbps，需要297MHz的操作频率。自XilinxSpartan应用组于2007年5月推出这一软SerDes参考设计的beta版以来，在Xilinx和NationalSemiconductor之间已进行广泛的测试。所有三个数据速率都已通过Xilinx开发的BERT测试套件的测试。图5和图6所示为基本SerDes架构。Xilinx长期以来一直都支持Virtex™系列FPGA的SDI接口。XAPP514，用于广播行业的音频/视频连接解决方案，是由XilinxVirtex应用组编写的参考设计书，其中详细介绍了视频处理核的各个方面，包括SDI、HD-SDI、DVB-ASI、SDTV/HDTV测试码流生成，甚至还包括嵌入式音频。为了将这些极具价值的参考设计引入到Spartan-3E和Spartan-3AFPGA中，Xilinx和NationalSemiconductor开展了积极的工作。图7所示为成功引入的参考模块清单，这些参考模块基于内部评估板且用于演示目的。¾ªðÊðŒøºƒø±Í-Õº5图5：Spartan-3