第7章---数字锁相环

《锁相技术》第7章数字锁相环第7章数字锁相环第1节全数字环概述第2节位同步数字环实例第3节ZC1—DPLL的原理与性能第4节单片集成全数字锁相环《锁相技术》第7章数字锁相环第1节全数字环概述一、一般构成与分类全数字环一般组成如图7-1所示。它由数字鉴相器、数字滤波器与数字压控振荡器(DCO)三个数字电路部件组成。其中数字鉴相器有多种样式，样式不同对环路性能有很大影响。《锁相技术》第7章数字锁相环图7-1数字锁相环一般组成《锁相技术》第7章数字锁相环1.触发器型数字锁相环(FF—DPLL)该环路利用一双稳态触发器作数字鉴相器，其状态分别受输入信号与本地受控时钟信号的正向过零点触发,产生的置位与复位脉冲状态变化之间间隔就反映着两信号之间相位误差。2.奈奎斯特型数字锁相环(NR—DPLL)在输入信号进入数字鉴相器之前，先以奈奎斯特速率(固定速率的时钟脉冲)进行抽样，然后再与本地受控时钟信号进行数字相乘，产生数字式相位误差。《锁相技术》第7章数字锁相环3.过零检测式数字锁相环(ZC-DPLL)环路用本地受控时钟脉冲对输入信号的过零点抽样，非零的实际抽样值大小就反映着相位误差，用该相位误差来调节本地时钟信号的相位。4.超前滞后型数字锁相环(LL-DPLL)这种锁相环的鉴相器将逐周地比较输入信号与本地时钟信号的相位，根据相位的超前或滞后输出相应的超前或滞后脉冲，用变换成加脉冲或减脉冲,对应地调节本地时钟相位。《锁相技术》第7章数字锁相环二、数字环部件电路与原理下面介绍上述4类数字环中比较典型的部件电路及其工作原理。1.数字鉴相器(1)触发器型鉴相器。图7-2是该型鉴相器的组成示意图。当检测到输入信号正向过零点时，触发器置“1”，而本地参考信号的正向过零点使触发器置“0”复位。《锁相技术》第7章数字锁相环图7-2触发器型鉴相器《锁相技术》第7章数字锁相环(2)奈奎斯特速率抽样鉴相器。该型鉴相器组成如图7-3所示。模数变换器(A/D)的抽样率按带通信号的取样定理选择，以使取样后信号含有充分的输入信号相位信息。《锁相技术》第7章数字锁相环图7-3奈奎斯特速率抽样鉴相器《锁相技术》第7章数字锁相环(3)过零取样鉴相器。这种鉴相器有两种形式，一种是正过零点取样，如图7-5所示。这种正过零点取样鉴相器是所有数字鉴相器中最简单的,而且易于实现。另一种则在正负过零点都取样，如图7-6所示。《锁相技术》第7章数字锁相环图7-4用于FM解调的NR-DPLL组成方案《锁相技术》第7章数字锁相环图7-5正过零取样鉴相器《锁相技术》第7章数字锁相环图7-6双向过零取样鉴相器《锁相技术》第7章数字锁相环(4)超前滞后取样鉴相器。图7-7是用一个简单二元鉴相器表示的这种鉴相器。通过输入信号与本地参考信号(或受控钟脉冲信号)之间比相,形成超前或滞后脉冲输出。超前脉冲意味着本地参考信号相位落后,θe＞0,故超前脉冲作用将使本地参考信号相位提前;滞后脉冲表示θe＜0,其作用是使本地参考信号相位推后。《锁相技术》第7章数字锁相环图7-7简单二元鉴相器《锁相技术》第7章数字锁相环图7-8上的中相积分—抽样—清除电路是用来判断DCO输出与码元转换边沿之间相位关系的。例如,中相积分区间跨在从正到负的两个码元之间,而积分结果为正,说明DCO时钟超前;积分结果为负,说明DCO时钟滞后;积分结果为零,相位准确对准。《锁相技术》第7章数字锁相环《锁相技术》第7章数字锁相环由于鉴相器输出是二值脉冲,常后接一种序列滤波器来平滑其中的起伏,消除噪声起伏造成的环路误动作比较方便。有两种形式序列滤波器,一种叫“N先于M”滤波器。如图7-9所示;另一种叫“随机徘徊”滤波器,如图7-10所示。《锁相技术》第7章数字锁相环图7-9“N先于M”序列滤波器《锁相技术》第7章数字锁相环图7-10随机徘徊序列滤波器《锁相技术》第7章数字锁相环2.数字环路滤波器数字环中使用的数字环路滤波器与模拟环中使用的环路滤波器作用一样，都对噪声及高频分量起抑制作用，并且控制着环路相位校正的速度与精度。适当选择滤波器参数，可以改善环路的性能。一般构成形式如图7-11所示，它由A/D、数字计算器和D/A三部分组成。《锁相技术》第7章数字锁相环图7-11数字环路滤波器一般形式《锁相技术》第7章数字锁相环3.数字压控振荡器(DCO)数字压控振荡器的基本组成如图7-13所示。它由频率稳定的信号钟、计数器与比较器组成,其输出是一取样脉冲序列,脉冲周期受数字环路滤波器送来的校正电压控制。前一个取样时刻的校正电压将改变下一个取样时刻的脉冲时间的位置。DCO在环路中又被称为本地受控时钟或本地参考时钟信号。《锁相技术》第7章数字锁相环图7-12数字环路滤波器的模拟实现形式《锁相技术》第7章数字锁相环图7-13数字压控振荡器的基本组成方案《锁相技术》第7章数字锁相环数字压控振荡器的含义可用数学式子表示。对于第k个取样周期Tk,有式中T０/N为DCO周期相对于中心周期To变化的最小单位。当无控制时,yk-1=0,Tk=To;有控制时周期以±To/N或其倍数的量相对于T。作阶跃式的改变。与To/N相对应的相位改变量为1okokTTTyN(7-1)2()radN(7-2)《锁相技术》第7章数字锁相环所以N是表示2π弧度内相位受控变化大小的一个量,也叫做模2π内状态数。这就是说,数字压控振荡器输出脉冲的瞬时相位θo(k),在2π弧度内只能以Δ或其倍数离散地变化。显然,在这里To/N=Tc,Tc为信号钟的周期。因此有ocTNT(7-3)《锁相技术》第7章数字锁相环另一种比较曲型的数字压控振荡器如图7-14(a)所示。其中信号钟产生频率fc=mfo的窄脉冲序列。经控制器加至分频比为m的分频器上,分频后输出频率为fo,即是DCO的输出频率。输入输出的脉冲波形如图7-14(b)所示。《锁相技术》第7章数字锁相环图7-14另一种常用的DCO方案《锁相技术》第7章数字锁相环三、数字环的工作速率若要设计一个受350MHz时钟控制的DCO,而为得到小于7.5°的环路量化相差,输入信号最高工作频率fo应按下式计算:23607.57.57.53507.29360360ooocooocoofNfffMHz《锁相技术》第7章数字锁相环第2节位同步数字环实例上述四种类型数字锁相环都可实现FM解调、位同步提取等功能。对于位同步提取,我们以超前—滞后数字锁相环为例,结合一个简单实例加以说明。超前—滞后数字锁相环组成如图7-15所示。《锁相技术》第7章数字锁相环图7-15超前—滞后数字锁相环基本组成《锁相技术》第7章数字锁相环一、电路组成与说明电路实例是数字通信中常用的一种简单的超前—滞后位同步环路,未用序列滤波器,电路组成如图7-16所示。《锁相技术》第7章数字锁相环图7-16位同步数字环组成电路《锁相技术》第7章数字锁相环二、环路位同步原理图7-18为图7-16方案内各点的波形图,这里为分析简便,以均匀变换的数字脉冲序列作为输入信号,它与随机的数字脉冲序列作用下环路取得位同步的原理是一样的。《锁相技术》第7章数字锁相环图7-17非线性作用过程的波形《锁相技术》第7章数字锁相环图7-18图7-16方案内各点电压波形《锁相技术》第7章数字锁相环在锁定状态下,环路仍有一定的稳态同步误差,误差量小于摆动的最大可能值ΔT。由分析可有ΔT=To因oTTm(T为输入信号码元宽度)1TTmTTm相对误差(7-5)(7-6)《锁相技术》第7章数字锁相环三、性能分析为推导环路的基本方程,我们画出环路相位校正过程的简图,如图7-19所示。若设位同步信号是从t=0起始,输入数字信号落后于它一个相位。对于输入数字信号,其第k个输入脉冲相位为βi(k)=2πk+θi(k)(7-7)《锁相技术》第7章数字锁相环《锁相技术》第7章数字锁相环式中θi(k)为以信号位速率的周期相位为参考的瞬时相位。对于位同步信号,其第k个位同步信号脉冲的前沿相位为βo(k)=2πk+θo(k)(7-8)式中θo(k)为以位速率信号的周期相位为参考的瞬时相位。根据以上假定,可得环路的相位差θe(k)=θi(k)-θo(k)(7-9)《锁相技术》第7章数字锁相环从鉴相器至控制位同步信号的相位改变之间的过程,可作是对相位差的一个简单量化过种,量化关系为:当θi(k)-θo(k)＞0时,Q［θe(k)］=+1当θi(k)-θo(k)＜0时,Q［θe(k)］=-1据此,可有环路的基本相位方程θo(k+1)=θo(k)+Δ·Q［θi(k)-θo(k)］(7-10)及初始条件:θo(0)=0。《锁相技术》第7章数字锁相环若用相位差形式写出,有θe(k+1)-θe(k)+Δ·Q［θe(k)］=θi(k+1)-θi(k)(7-11)及初始条件:θe(0)=θi(0)-θo(0)=θi(0)。(1)相位阶跃。这种情况是属于自位同步器的常见情况,即输出位同步信号的速率与输入数字信号的位速率相同,只是起始相位错开一个数值。θe(k)=θi(k)-θo(k)=θ-θo(k)(7-12)环路输出相位,根据(7-10)式,可表示为θo(k+1)=θo(k)+Δ·Q［θ-θo(k)］(7-13)《锁相技术》第7章数字锁相环有初始条件:θo(0)=0。根据(7-11)式,环路相位差为θe(k+1)=θe(k)-Δ·Q［θ-θo(k)］(7-14)及初始条件:θe(0)=0。由(7-13)式与(7-14)式可以看出,当k取值很大时,即环路处于锁定状态时,输出相位或者相位差仍存在着稳态摆动。摆动的幅度为Δ,对应的同步时间误差则小于T/m(s)。《锁相技术》第7章数字锁相环此外,还可看到,同步的建立过程除与初始位阶跃值θ有关外,还与相位阶跃变化量Δ的大小有关。显然,θ越小,Δ值越大,建立时间愈短;反之,θ越大,Δ越小,则建立时间愈长。考虑最坏的情况,令θ＝π,即起始相差为半个周期,那么位同步信号相位必须挪动π/Δ=π/(2π/m)=m/2次,才能到达稳定状态。所以同步建立时间为2pmtT(7-15)《锁相技术》第7章数字锁相环若考虑到随机输入数字信号,平均地约每二码元才出现一次数字符号的转换,也即通过微分、整流后的脉冲是平均2T时间出现一次。所以平均地看,环路也是每2T时间才对位同步的相位实施一次校正。因此,平均同步建立时间要比(7-15)式加长一倍,即22pmtTmT(7-16)《锁相技术》第7章数字锁相环(2)频率阶跃。当环路未受控时,输入数字信号与环路DCO信号之间存在有频率差(即位速率差)。这样在设备开始接通或信号传送过程中发生暂时中断再接通时,这种频率差就会反映出来,也就是发生了环路的输入频率阶跃。研究环路的频率阶跃性能,可以分析环路的捕捉性能及一旦信号发生中断时的同步保持时间。《锁相技术》第7章数字锁相环设以B-BC表示输入的频率阶跃,即输入信号与位同步信号的速率之差,其中BC=1/T,则(7-7)式中θi(k)应为()2()2(1)()[()]2CiCCCeeeCBBkBBkTkBBBkkQkB将(7-17)式代入(7-11)式,有(7-17)(7-18)《锁相技术》第7章数字锁相环因此(7-18)式可表示为[()]21122222CeCCCHCpHLCCCCBBQkBBBBmmBBmfBBBmBtmtfB(7-19)(7-20)(7-21)(7-23)(7-24)(7-25)《锁相技术》第7章数字锁相环第3节ZC1—DPLL的原理与性能正向过零检测数字锁相环的基本组成如图7-20所示。它要求取样器在输入模拟信号的每一周,即在每两个正斜率的过零交叉点之间取出一个样品,这就要求数字压控振荡器(DCO)在输入信号的每一周送出一个窄取样脉冲到取样器。为此,必须使所选择的DCO中心频率接近输入信号的载波频率,使环路尽可能地做到逐周取样,以加速环路的捕获。《锁相技术》第7章数字锁相环图7-20ZC1-DPLL的基本组成《锁相