搜索
小数分频锁相环的工作原理下一代无线基站的成功设计技巧2议程-PLL介绍及小数分频锁相环的优点-小数分频锁相环的错误使用-小数分频锁相环详解-参考杂散及如何减少杂散-总结3锁相环基础PDFNRfNfNfRfrefvcovcoref⋅=⋅=⇒=•整数分频锁相环:–fvco=(N)PDF,(N+1)PDF,(N+2)PDF,…..•小数分频锁相环:–fvco=(N)PDF,(N+0.02)PDF,(N+0.04)PDF,…..–N=Ninteger+NfractionalR计数器÷R鉴相器及电荷泵环路滤波器PDFN计数器÷N无噪声及稳定的参考信源压控振荡器freffvcoPDF:鉴相频率4•鉴相频率(PDF)有更多选择–例如:昀小频率步进=30KHz–整数分频锁相环:•fvco=(N)PDF,(N+1)PDF,(N+2)PDF,.....•昀小鉴相频率(PDF)=30KHz–小数分频锁相环:•fvco=(Nint)PDF,(Nint+Nfractional)PDF,(Nint+2xNfractional)PDF,…..•昀小鉴相频率(PDF)=–300KHz(若Nfractioanl=0.1)–3MHz(若Nfractional=0.01)小数分频锁相环的优点5–无线对讲机必须以1Hz为频率步进整数分频锁相环:•鉴相频率(PDF)=1Hz!!!小数分频锁相环:•鉴相频率(PDF)=10KHz(若Nfractional=0.0001)小数分频锁相环的优点6•N值较小–例如：fvco=1200MHz而鉴相频率(PDF)=30KHz–整数分频锁相环:•fvco=N·PDF•1200MHz=N·30KHz•N=40000–小数分频锁相环:•若鉴相频率(PDF)=3MHz,N=400•N值越低，增加的噪声便越少小数分频锁相环的优点7•N计数器会令频综的噪声增加20log(N)–整数分频锁相环:噪声增幅=92dB–小数分频锁相环:噪声增幅=52dB•N值越低，增加的噪声便越少小数分频锁相环的优点-200-160-120-800.11101001000Offset/KHzPhasenoise/dBc/HzN=40000N=4008频率准确度•小数分频锁相环的分辨率(FDEN)取决于N计数器的位数(n)，亦即FDEN=2n-1–12位N计数器⇒FDEN=1至4095–22位N计数器⇒FDEN=1至4194303–已知,FNUM=0,1,2,3,…,FDEN•小数分频锁相环的昀低频率步进相等于PDF/FDEN–12位N计数器⇒频率步进=1Hz(若PDF=4.095KHz)–22位N计数器⇒同样的PDF可支持0.0009763Hz的频率步进•1Hz的频率增幅需要1024步进•1024x0.0009763=0.9997312≠1Hz!!!FDENFNUMNfractional=9频率准确度•频率范围:1966.08至1986.08MHz•步进大小:40KHz•例子1–fref=10MHz,PDF=40KHz–N=49152,49153,49154,…..–fvco=1966.08,1966.12,1966.16,…..MHz10频率准确度•例子2–fref=12.288MHz,PDF=12.288MHz,FDEN=2500000–N=160,160.0032552,160.0065104,…..–fvco=1966.08,1966.1199998976,1966.1599997952,…..MHz–频率准确度=0,0.52,0.0104,…..ppb•fref不一定是整数SystemGSMCDMAWCDMATDSCDMAAccuracy50ppb50ppb50ppb50ppb11频率准确度锁相环恢复的含噪声系统时钟分发122.88MHz至ADC压控晶体振荡器491.52MHz61.44MHz61.44MHz至FPGA245.76MHz至DAC30.72MHz至serdes锁相环压控振荡器1850.2MHz至混频器LO锁相环压控晶体振荡器10MHz491.52除以4=122.888=61.442=245.7616=30.7230.72MHz12Deltasigma小数分频锁相环•第一级deltasigma锁相环–没有补偿的传统式小数锁相环–N计数器交替采用2个数值–例如，N计数器交替采用900及901这两个数值，昀后得出900.2的数值900第1次900第2次900第3次900第4次901第5次900.2平均值–瞬时相位错误会产生大量的小数杂散，并出现在偏移中心频率NfractionalxPDF之处13Deltasigma小数分频锁相环R计数器÷R鉴相及电荷泵环路滤波器PDFN计数器÷N无噪声及稳定的参考信源压控振荡器freffvcotPDF1t=相位错误14较高阶的deltasigma小数分频锁相环•第1级调制器–N计数器交替采用900与901这两个数值•第2级调制器–N计数器交替采用898、899、900及901这4个数值•第3级调制器–N计数器交替采用896、895、898、899、900、901、902及904这几个数值•理论上，第3级deltasigma锁相环的杂散应少于第2级deltasigma锁相环DeltasigmaorderDeltasigmainput10,12nd-2,-1,0,13rd-4,-3,-2,-1,0,1,2,34th-8,-7,..…,6,7kth-2k,…..,2k-115杂散•参考杂散–因电荷泵出现漏电而产生–出现在以鉴相频率(PDF)为步进之处–整数分频锁相环的头痛问题•频率步进等于PDFPDF=25KHzLBW=8KHz16杂散•参考杂散–因电荷泵出现漏电而产生–出现在以鉴相频率(PDF)为步进之处–整数分频锁相环的头痛问题•频率步进等于PDF–环路带宽越低便越小•锁定时间较长•相位噪声更多–PDF越大便越小•需要采用小数分频锁相环LBW30KHz500KHz-140-130-120-110-100-90-80-700.11101001000Offset/KHzPhasenoise/dBc/Hz5KHz40KHz17杂散PDF=10MHzNfractional=0.22LBW=10KHz2ndordermodulatorFractionalspursSub-fractionalspurs•小数杂散–瞬时相位一旦有变化，便会产生小数杂散•小数分频平均计算方法–出现在NfractionalxPDF的偏移值之中•Nfractional=0.22•PDF=10MHz•0.22(10MHz)=220KHz–亚小数杂散出现于小数杂散频率的½,¼谐波之上•110KHz,330KHz,…..18抑制小数杂散的方法•较高阶的deltasigma小数分频锁相环–将小数杂散推高至高频区，以便环路滤波器可以较易将之滤除•添加随机性–为小数分频平均序列添加随机性PDF=10MHzNfractional=0.22LBW=10KHz2ndordermodulatorPDF=10MHzNfractional=0.22LBW=10KHz3ndordermodulatorGone9dBdownPDF=10MHzNfractional=0.22LBW=10KHz第3级调制器添加随机性功能已启动LMX253119抑制小数杂散的方法•只要采用以下序列，便可确保N=99.5:–98,99,100,101,…(模式重复出现)–周期性序列可能会产生较多小数杂散•添加随机性–将序列随机化–99,100,98,101,98,99,100,101,98,101,99,…(模式重复出现)–降低其周期性可以将小数杂散推高至高频区–对亚小数杂散产生昀大影响–对小数杂散产生较少影响–若FNUM等于“0”，可能会恶化杂散20抑制小数杂散的方法•添加随机性–更多相位噪声•环路带宽越高，相位噪声便越多•小数字–Dfladjfaljf–1/10与400/4000的数值完全相同–分子越大便越能抑制小数杂散-140-130-120-110-100-90-801000100001000001000000Offsetfreq/HzPhasenoise/dBc/HzDitheringONDitheringOFFPDF=10MHzNfractional=0.22LBW=30KHz3ndordermodulatorFDENFNUMNfractional=21抑制小数杂散的方法•较高阶的环路滤波器–若没有规定必须采用极高的环路滤波器带宽•增加滤波器极点便可降低昀高环路带宽–稍高的相位噪声若可接受•电阻会增添噪声–采用可配置的局部内置式环路滤波器锁相环可以简化设计•例如LMX2531芯片PDF=10MHzNfractional=0.22LBW=10KHz2ndordermodulator2ndorderloopfilterPDF=10MHzNfractional=0.22LBW=10KHz2ndordermodulator4thorderloopfilerCPoutVCO7dBdownLMX253122内容纲要•小数分频锁相环有几方面比整数分频锁相环优胜•若要有效抑制小数杂散，直觉可能更为可靠，因为在这个问题上科学的预测并不十分准确–Deltasigma调制器的级数–小数字–环路滤波器的级数–添加随机性•参考资料–锁相环性能的仿真及设计–