《集成电路制造工艺与工程应用》第五章课件

1《集成电路制造工艺与工程应用》讲义2018/09/281.WAT概述2.MOS参数的测试条件3.栅氧化层参数的测试条件4.方块电阻的测试条件5.接触电阻的测试条件6.AA&Poly&金属漏电的测试条件7.电容的测试条件晶圆接受测试（WAT）2《集成电路制造工艺与工程应用》讲义2018/09/281.WAT的目的是通过对晶圆产品上特定的测试结构进行WAT参数电性测试，检测晶圆产品是否符合工艺的规格要求。2.WAT测试数据有很多方面的用途：a)第一、作为出货的判断依据，对晶圆产品进行质量检验；b)第二、数据统计分析工作，通过WAT测试，获取工艺生产线上的信息，检测各个WAT测试参数的波动问题；c)第三、监测客户特别要求的器件结构；d)第四、对客户反馈回来的异常晶圆产品进行分析；e)第五、代工厂内部随机审查晶圆的可靠性测试（电迁移，栅氧化层的寿命）；f)第六、为工艺生产线上的工艺实验提取参数信息，通过测试WAT参数进行器件建模。WAT概述3《集成电路制造工艺与工程应用》讲义2018/09/281.WAT测试结构并不是摆放在实际产品芯片内部的，而是摆放在芯片与芯片之间的划片槽（ScribeLine），划片槽的宽度是60um~150um。WAT测试结构的位置(a)(c)(b)4《集成电路制造工艺与工程应用》讲义2018/09/281.WAT测试结构通常包含该工艺平台所有的有源器件和无源器件，例如方块电阻、通孔接触电阻、电容阻值、金属导线电阻、MOS晶体管等。2.根据CMOS工艺技术平台的特点，可以把WAT测试类型分为八大类：MOS晶体管、栅氧化层的完整性、多晶硅栅场效应晶体管（PolyFieldDevice）和第1层金属栅场效应晶体管（Metal1FieldDevice）、N型结（N-diode结构)和P型结（P-diode结构）、金属电容（MIMCapacitor）和多晶硅电容（PIPCapacitor）、方块电阻Rs（SheetResistance）、接触电阻Rc(ContactResistance)和隔离等。WAT测试结构PCM05PCM04PCM03PCM02PCM01(a)NMOS(b)PMOS(c)薄层电阻(d)接触电阻(e)电容5《集成电路制造工艺与工程应用》讲义2018/09/28WAT测试参数可以分为以下八大类：MOS晶体管包括低压NMOS和PMOS，以及中压NMOS和PMOS的参数：栅氧化层完整性（GateOxideIntegrity-GOI）的参数：多晶硅栅场效应晶体管和第1层金属栅场效应晶体管的参数：N型结和P型结的参数：WAT测试类型阈值电压（Vt）漏电流（Ioff）饱和电流（Idsat）衬底电流（Isub）源漏击穿电压（BVD）GOI电容（Cgox）GOI电性厚度（Tgox）GOI击穿电压（BVgox）多晶硅栅Vt_Poly_Field第1层金属栅Vt_M1_Field结电容Cjun结击穿电压BVjun6《集成电路制造工艺与工程应用》讲义2018/09/28方块电阻Rs的参数：接触电阻Rc的参数：隔离的参数：金属电容和多晶硅电容的参数：WAT测试类型N型多晶硅金属硅化物方块电阻（Rs_NPoly）N型有源区金属硅化物方块电阻（Rs_NAA）N型多晶硅非金属硅化物方块电阻（Rs_NPoly_SAB）N型有源区非金属硅化物方块电阻（Rs_NAA_SAB）P型多晶硅金属硅化物方块电阻（Rs_PPoly）P型有源区金属硅化物方块电阻（Rs_PAA）P型多晶硅非金属硅化物方块电阻（Rs_NPoly_SAB）P型有源区非金属硅化物方块电阻（Rs_PAA_SAB）NW方块电阻（Rs_NW）金属方块电阻（Rs_M1，Rs_M2和Rs_M3）PW方块电阻（Rs_PW）N型多晶硅接触电阻（Rc_NPoly）N型有源区接触电阻（Rc_NAA）P型多晶硅接触电阻（Rc_PPoly）P型有源区接触电阻（Rc_PAA）通孔接触电阻（Rc_VIA1，Rc_VIA2和Rc_VIA3）N型多晶硅击穿电压（BV_NPoly）N型有源区击穿电压（BV_NAA）P型多晶硅击穿电压（BV_PPoly）P型有源区击穿电压（BV_PAA）金属击穿电压（BV_M1，BV_M2和BV_M3）电容CMIM电容CPIP击穿电压BVMIM击穿电压BVPIP7《集成电路制造工艺与工程应用》讲义2018/09/281.MOS晶体管是整个芯片的有源器件，它的电性特性是非常重要的，有五个WAT参数监控它们：Vt，Idsat，BVD，Ioff，Isub。MOS参数的测试结构PWP+N+NWpolyCT(a)NMOS(b)PMOSAA(a)NMOSP+N+P+N+N+P+N+P+PWP-sub(b)PMOSNWP-SubPAD_DPAD_GPAD_SPAD_BPAD_DPAD_GPAD_SPAD_BP-subn+p+n+p+PWp+n+p+n+NWP-Sub8《集成电路制造工艺与工程应用》讲义2018/09/28测量MOS晶体管阈值电压的基本原理是在晶体管的四端分别加载电压，源漏之间存在一定电压差，栅和衬底之间也存在一定电压差，使衬底沟道形成反型层在源和漏之间形成通路，源和漏之间产生电流的过程。测量MOS晶体管阈值电压的方法有两种：第一种方式是利用最大电导的原理测量；第二种方式是利用电流常数测量。Vtgm测试条件ddthgoxndVVVVCLWI]21[2g)(21thoxndsatVVCLWIdoxndmVCLWVIgg]5.0)[(]21)[(ggdthgmdthdVVVgVVVVIIddmgthVgIdVV5.0][当公式①与公式②相等时，𝐼𝑑=𝐼𝑑𝑠𝑎𝑡，那么𝑉𝑑=𝑉𝑔+𝑉𝑡ℎ。---①----②9《集成电路制造工艺与工程应用》讲义2018/09/28第一种方式利用最大电导的原理测量阈值电压的基本原理：对于NMOS，首先设定Vd=0.1V和Vs=Vb=0V，然后线性扫描Vg从0V到VDD或者VDDA（VDD为低压器件的最大工作电压，VDDA为中压器件的最大工作电压。），测得最大电导时Vg的值，求该点的斜率，通过该点利用斜率作斜线相交于x轴得到数值Vg(x)，那么Vt=Vg(x)-0.5*Vd。对于PMOS，首先设定Vd=-0.1V和Vs=Vb=0V，然后线性扫描Vg从0V到-VDD或者-VDDA，测得最大电导时Vg的值，求该点的斜率，通过该点利用斜率作斜线相交于x轴得到数值Vg(x)，那么Vt=Vg(x)-0.5*Vd。Vtgm测试条件ADGSB测量IdVd=0.1V线性扫描Vg从0V到VDD或者VDDA+-ADGSB测量IdVd=-0.1V线性扫描Vg从0V到-VDD或者-VDDA+-+-+-10《集成电路制造工艺与工程应用》讲义2018/09/28第二种方式是利用电流常数测量阈值电压，简单认为Id/W=0.1uA/um晶体管开启：1.对于NMOS，首先设定Vd=0.1V和Vs=Vb=0V，然后线性扫描Vg从0V到VDD或者VDDA，测得Vg在Id/W=0.1uA/um时的值，那么Vtlin=Vg。2.对于PMOS，首先设定Vd=-0.1V和Vs=Vb=0V，然后线性扫描Vg从0V到-VDD或者-VDDA，测得Vg在Id/W=0.1uA/um时的值，那么Vtlin=Vg。Vtlin测试条件ADGSB测量IdVd=0.1V线性扫描Vg从0V到VDD或者VDDA+-ADGSB测量IdVd=-0.1V线性扫描Vg从0V到-VDD或者-VDDA+-+-+-11《集成电路制造工艺与工程应用》讲义2018/09/28影响晶体管阈值电压的因素包括以下几方面：a)阱离子注入异常；b)离子注入损伤在退火过程中没有激活；c)AA或多晶硅栅刻蚀后的尺寸异常；d)栅氧化层的厚度异常导致。影响晶体管阈值电压的因素12《集成电路制造工艺与工程应用》讲义2018/09/28测量MOS晶体管饱和电流的基本原理是在晶体管的四端分别加载电压，栅极加载最大电压使衬底沟道形成反型层在源和漏之间形成通路，漏端加载最大电压使沟道夹断，晶体管工作在饱和区，沟道中电流达到最大值。此时测得的电流是饱和电流，除以沟道宽度得到单位宽度的电流。a)NMOS饱和电流Idsat，设定Vd=Vg=VDD或者VDDA，Vs=Vb=0V，测量电流Id，那么Idsat=Id/W。b)PMOS饱和电流Idsat，设定Vd=Vg=-VDD或者-VDDA，Vs=Vb=0V，测量电流Id，那么Idsat=Id/W。Idsat测试条件ADGSB测量IdVg=Vd=VDD或者VDDAADGSB测量IdVg=Vd=-VDD或者-VDDA+-+-13《集成电路制造工艺与工程应用》讲义2018/09/28影响晶体管饱和电流的因素包括以下几方面：a)阱离子注入异常导致；b)N+或者P+离子注入异常；c)LDD离子注入异常；d)离子注入损伤在退火过程中没有激活；e)AA或多晶硅栅刻蚀后的尺寸异常；f)栅氧化层的厚度异常。影响晶体管饱和电流的因素14《集成电路制造工艺与工程应用》讲义2018/09/28测量MOS晶体管漏电流的基本原理是在晶体管的四端分别加载电压，栅极和衬底之间没有形成电压差，衬底没有形成反型层，晶体管工作在截止区，漏端加载1.1倍最大电压，量测沟道中的漏电流。此时测得的电流是漏电流，除以沟道宽度得到单位宽度的电流。a)NMOS漏电流Ioff，首先设定Vd=1.1*VDD或者1.1*VDDA，Vg=Vs=Vb=0V，测量电流Id，那么Ioff=Id/W。b)PMOS漏电流Ioff，首先设定Vd=-1.1*VDD或者-1.1*VDDA，Vg=Vs=Vb=0V，测量电流Id，那么Ioff=Id/W。Ioff测试条件A+-DGSB测量IdVd=VDD或者VDDAA+-DGSB测量IdVd=-VDD或者-VDDA15《集成电路制造工艺与工程应用》讲义2018/09/28影响晶体管漏电流的因素包括以下几方面：a)阱离子注入异常；b)LDD离子注入异常；c)AA刻蚀损伤在退火过程中没有消除；d)接触孔刻蚀异常。影响晶体管漏电流的因素16《集成电路制造工艺与工程应用》讲义2018/09/28测量MOS晶体管击穿电压的基本原理是在晶体管的四端分别加载电压，栅极和衬底之间没有形成电压差，衬底没有形成反型层，晶体管工作在截止区，漏端加载的电压不断增大，量测沟道中漏电流。当漏端上电压还没有达到击穿电压时，源和漏之间的电流是非常小的，当电压达到击穿电压时，源和漏之间的电流会突然增大，达到微安级甚至更高。此时加载在漏端的电压就是击穿电压。a)NMOS击穿电压BVD，首先设定Vg=Vs=Vb=0V，然后线性扫描Vd从0V到12V，得到Vd在Id/W=0.1uA/um时的值，该点的电压值就是击穿电压BVD。b)PMOS击穿电压BVD，首先设定Vg=Vs=Vb=0V，然后线性扫描Vd从0V到-12V，得到Vd在Id/W=0.1uA/um时的值，该点的电压值就是击穿电压BVD。BVD测试条件ADGSB测量IdADGSB测量Id线性扫描Vd从0V到12V+-线性扫描Vd从0V到-12V+-17《集成电路制造工艺与工程应用》讲义2018/09/28影响晶体管击穿电压的因素包括以下几方面：a)阱离子注入异常；b)LDD离子注入异常；c)离子注入损伤在退火过程中没有激活；d)多晶硅栅刻蚀后的尺寸异常；e)接触孔刻蚀异常。影响晶体管击穿电压的因素18《集成电路制造工艺与工程应用》讲义2018/09/281.以NMOS的衬底电流为例，解释衬底电流的物理机理。NMOS的衬底电流Isub是空穴流向衬底形成的，因为沟道中的电子流通过源和漏之间的电场加速形成高速电子流，高速电子流会撞击漏端附近耗尽区(也称夹断区)的电子空穴对离化出热空穴和热电子，热空穴会被最低电位的衬底收集形成衬底电流Isub，热电子会在栅极和漏极电场的作用下形成栅漏电流Ig。2.假设漏端附近夹断区的长度是