搜索
1设计指标王学香2019/10/252质量评价指标•如何评价集成电路设计的好坏？–成本–可靠性–性能–功耗3集成电路的成本•非重复性费用（NRE)–和产量无关–设计时间、人力成本、掩膜费用等–一次性投入的费用，如设备、软件等•重复性费用–硅片成本、封装成本、测试成本–和产量成正比–和芯片面积成正比4掩膜费用在不断提高5需要更多的设计人员6裸片成本DieWaferGoingupto12”(30cm)7Wafer尺寸与芯片个数Wafer越大，一次流片的芯片越多工艺越先进，一个Wafer上的芯片越多8良率与芯片面积芯片面积越小，wafer利用率越高，良率越高9良率与缺陷单位面积缺陷不变良率与芯片面积成反比10单个芯片总成本•CostperIC•VariableCost芯片产量越高，成本越低11单个晶体管成本0.00000010.0000010.000010.00010.0010.010.111982198519881991199419972000200320062009单个晶体管的制造成本(符合摩尔定律)美分12可靠性•真实世界都是模拟量–电路设计师需要处理的是连续变化的物理量•因此，即使是“数字”信号也会引入噪声在一个集成电路中两条并排放置的导线间形成了一个耦合电容和一个互感。因此在其中一条导线上电压或电流的变化会影响其相邻导线上的信号。一个门的电源线和地线上的噪声也会影响该门的信号电平。13噪声和数字系统•在噪声环境中，电路仍然需要正常工作–数字电路可以抗噪声–正是因为如此，才可以用0/1来衡量数字信号•数字系统–用分立的数字量来替代连续的模拟量–抗噪声特性决定了输出的噪声比输入的噪声小–较小的噪声对数字系统的影响可以忽略14理想的抗噪声特性•反相器的电压传输特性曲线(VTC)•理想的反相器–噪声要超过VDD/2才会对反相器的输出产生影响在过渡区有无限大的增益，门的阈值位于逻辑摆幅的中点，高电平和低电平噪声容限均等于这一摆幅的一半。理想门的输入和输出阻抗分别为无穷大和零（即门可以有无限制的扇出数）。15比较实际的VTCV(in)V(out)VOHVOLVMVOHVOLfV(out)=V(in)开关阈值，是VTC曲线与直线V(out)=V(in)的交点。门阈值电压是开关特性的中点，可以在门的输出端短接到输入端时得到理论电压值额定低电压和额定高电压VOH=f(VOL)VOL=f(VOH)VM=f(VM)16数字信号的有效区域VILVIHVin斜率=-1斜率=-1VOLVOHVout“0”VOLVILVIHVOH不确定区域“1”可接受的高电压区域可接受的低电压区域VIH和VIL的定义：代表了VTC增益等于-1的点电压与逻辑电平之间的关系17噪声容限为了使一个门的稳定性较好并且对噪声干扰不敏感，应当使“0”和“1”的区间越大越好。一个门对噪声的灵敏度是由噪声容限（高电平噪声容限和低电平噪声容限）来度量的，它们分别量化了合法的“0”“1”的范围，并确定了噪声的最大固定阈值。这一容限应当大于零，并且越大越好。18噪声抑制：再生特性反相器链v0v1v2v3v4v5v6仿真结果我们希望有大的噪声容限，但这还不够。假设一个信号受到噪声的干扰并偏离了额定电平，只要该信号还在噪声容限之内，它后面所接的门还会继续正常工作，虽然它的输出电压与额定值会有所不同。这一差别将与注入到输出节点的噪声相加并传递到下一个门。各种噪声源的影响可以累积起来并最终使信号电平进入到不确定区域，但如果门具有再生性的话这种情况就不会发生。再生性保证一个受干扰的信号在通过若干逻辑级后逐渐收敛回到额定电平中的一个。19再生特性对设计的要求不具有再生性的门信号并没有向任何额定电压靠拢，而是收敛至一个中间电平具有再生性的门信号逐渐收敛至额定信号值要具有再生性，一个门的VTC应当具有一个增益绝对值大于1的过渡区20可靠性关键点•高噪声容限•高增益•低输出阻抗•高输入阻抗21性能(速度)tpLH定义为这个门的输出由低至高（或正向）翻转的响应时间。tpHL则为输出由高至低（或负向）翻转的响应时间。传播延时tp定义为这两个时间的平均值。传播延时、上升和下降时间的定义22一级RC延时网络十分重要的延时模型，对反相器完全适用当加上一个阶跃输入（vin从0至V）时，这一电路的瞬态响应已知为一个指数函数。达到50％点的时间23功耗研究电源线尺寸时，峰值功耗Ppeak很重要。在处理冷却或对电池的要求时，则主要考虑平均功耗Pav。P(t)为瞬时功率。24功耗•电路的功耗决定了每个操作消耗多少能量以及电路耗散多少热量。这些因素会影响许多重要的电路设计决定，如电源容量、电池寿命、电源线尺寸、封装和冷却要求。•功耗分为静态功耗和动态功耗。后者只发生在门开关的瞬间。这是由于对电容充电以及在电源和地之间有一暂时的电流通路造成的，正比于开关频率：发生开关的次数越多，动态功耗越大。25能量•CL的电压最后达到VDD•电容上存储的电荷为Q=CLVDD•电源消耗的能量为Q·VDD=(CLVDD)·VDD26能量(另一种计算方法)对于一个阶跃输入，使电容从0充电至V伏所需要的能量是阶跃电压和电容大小的函数，而与电阻的值无关。EC是过渡结束时所传送的能量中有多少存储在电容器上，正好是信号源传送能量的一半。27总结•理解设计指标对芯片的设计至关重要–成本–可靠性–性能–功耗28Review•如何评价集成电路设计的好坏？–成本•非重复性费用（NRE)：设计时间、人力成本、掩膜费用等；一次性投入的费用，如设备、软件等•重复性费用：硅片成本、封装成本、测试成本；和产量成正比；和芯片面积成正比–可靠性•高噪声容限；高增益；低输出阻抗；高输入阻抗•希望能够接近理想的反相器的电压传输特性曲线VTC–性能•传播延时tp•一级RC网络达到50％点的时间为0.69RC，从10％达到90％点的时间为2.2RC–功耗•和电容和电源电压成正比，动态功耗和开关的频率成正比29封装30封装要求•电学：低寄生效应•机械：可靠性好•热学：良好的散热•经济：便宜31Bonding技术LeadFrameSubstrateDiePadWireBonding封装衬底芯片压焊块压焊线接线座导线压焊32芯片与PCB互连(a)Through-HoleMounting(b)SurfaceMount穿孔安装表面安装33封装类型P41常用的封装类型34多芯片封装通过把芯片直接安装在导线背板（印刷板或衬底）上可以取消封装层次中的一层，这在性能或密度是主要考虑因素时可以带来明显的好处。这种方法称为多芯片模块技术（MCM），优点是提高了封装密度和性能，这一趋势称为封装内系统。35制造流程