Synopsys-实验系列3-数字电路仿真-VCS

整理文档很辛苦,赏杯茶钱您下走!

免费阅读已结束,点击下载阅读编辑剩下 ...

阅读已结束,您可以下载文档离线阅读编辑

资源描述

LOGOSynopsys实验系列3_数字电路仿真_VCS——VerilogCompileSimulator2010.12.16LOGO(VerilogCompileSimulator)1、编译型的Verilog模拟器2、支持OVI标准的VerilogHDL语言、PLI和SDF3、具有目前行业中最高的模拟性能4、出色的内存管理能力5、支持千万门级的ASIC设计LOGO(VerilogCompileSimulator)提供VeraLite、CycleC等智能验证方法a)支持混合语言仿真b)集成了Virsim图形用户界面c)提供了对模拟结果的交互和后处理分析VCS结合了节拍式算法和事件驱动算法a)具有高性能、大规模和高精度的特点b)适用于从行为级、门级、RTL到Sign-Off等各个阶段的模拟仿真VCS特点LOGOCompilergeneratesoptimizedexecutablesimulationSimulator1)Executesusertestbench2)ReportssimulationresultsDebugger1)Text-based:CommandLineInterface(CLI)2)GUI-based:VirSimandDVELOGO仿真流程CompileVerilogsourceintoanexecutablesimulation%vcsdesign.vRunexecutablesimvtoperformsimulation%./simvDebugVerilogdesignLOGO仿真流程sources_files源程序-R:executessimulationbinaryimmediatelyaftercompilation-Xman=4:combinesallsourcefilesintoasinglefile“tokens.v”LOGO仿真流程%./simv[run_time_options]run_time_options-s:stopssimulationattime0LOGO源文件,包括测试文件LOGOVerilogSystemTaskcalls$display、$monitor、$time、$stop、$finishVCSCLI(commandlineinterface)VCSVirSimVCSDVELOGOVirSim概况:是基于OSF/Motif的图形化仿真调试系统利用Virsim与VCS交互式的工作方式可以在模拟的过程中显示仿真结果结果可以存到一种叫做VCD+的文件中支持三种基本的调试方式:波形、结构和代码支持标准Verilog的所有函数、语法、系统调用和编程语言接口LOGO两种运行方式Interactivemode(交互模式)允许实时的控制仿真的进行,允许在模拟的过程中改变寄存器的值或者设置,这些改变会实时地影响到模拟的结果。LOGO两种运行方式Post-processingmode(后台处理方式)先输出用户指定选择的信号及其变化过程到一个文件中,然后可以用VirSim来分析这个文件。该文件是VCD+类型的,VCD+文件是一种二进制的格式,里面记录了VCS模拟的结果,和信号的变化历史等信息。LOGO(方法一)LOGO(法二)LOGO断点的分类硬断点:是调用了verilog的系统函数$stop的这类断点软断点:是在交互环境中用tbreak命令产生的断点信号变化断点:是在模拟过程中定义了敏感信号,当这个信号一旦有变化,就会中断模拟过程LOGO层次窗口界面层次结构,可以表示出来的有:模块、任务、函数、有名块、信号、寄存器、线网、输入输出等。拖动到其他的窗口LOGO源程序窗口界面单步运行设置断点LOGO寄存器窗口界面按下红色按钮,就会模拟到任一信号有变化为止,高亮显示。作辅助图形,和信号一起做标签,保存,可便于检查信号。LOGO逻辑窗口界面模块结构比较复杂的时候,方便检查是否有连接错误信号变化软中断功能:暂停状态下,点击绿色按钮,所选信号就会模拟到下一个变化时刻,并且暂停下来;点击红色按钮,运行到当前视图任一个信号有变就停。LOGOVirsim有三种基本的调试方式:波形、结构和代码,多种方式协同调试时能更容易找到错误。LOGO(后台处理模式)先用批处理方式产生需要的信号到VCD+的文件中再分析这个VCD+文件LOGO(后台处理模式)批处理方式编译并且运行myfile.v%vcs-R-Imyfile.v-R指用批处理方式,-I指明了vcs自动包含+cli(commandlineinterface)、-P(PLItable)和-lm(数学库mathlibrary)。批处理完,就可以用-RPP参数来调用调试器%vcs–RPPmyfile.v在菜单中选择加载已经产生了的VCD+文件(默认的产生的VCD+文件名为vcdplus.vpd)LOGO文件通过在源代码中加入相应系统函数来产生,如$vcdpluson(),或者$vcdplustraceon()。例:initialbegin$vcdpluson(example.n1);//产生VCD+文件$vcdplustraceon;//允许源代码级的调试endLOGOFromtheCommandLine%vcs–debug_allsourcefiles%./simv-gui–tbugFromtheGUI%dveLOGOTopLevelWindowWaveWindowListWindowSchematicWindowLOGODVE同样有三种基本的调试方式:波形、结构和代码,多种方式协同调试时能更容易找到错误。DVE的可视化界面做得比VirSim更好,更加方便调试LOGO演示1)4位加法器2)cpuLOGO

1 / 71
下载文档,编辑使用

©2015-2020 m.777doc.com 三七文档.

备案号:鲁ICP备2024069028号-1 客服联系 QQ:2149211541

×
保存成功