搜索
本章内容数字逻辑电路分为两大类组合逻辑电路（简称组合电路）时序逻辑电路（简称时序电路）2.1概述组合电路的特点、分析方法、设计方法2.2常用的组合逻辑电路编码器，译码器，数据选择器，数值比较器，加法器，乘法器2.3组合逻辑电路的时序分析波形图，时序分析，竞争冒险2.1概述输出变量与输入变量的逻辑关系可以用一组逻辑函数表示：I0、I1、……In-1：输入逻辑变量Y0、Y1、……Ym-1：输出逻辑变量2.1.1组合电路的特点逻辑功能上的特点任意时刻的电路输出，仅取决于该时刻各个输入变量的取值，与电路原来的工作状态无关。电路结构上的特点电路中输出到输入之间无反馈连接。电路由逻辑门组成，不包含任何可以存储信息的具有记忆功能的逻辑元器件。2.1.2组合电路的分析方法分析方法分析步骤：（1）根据给定的逻辑电路，写出输出函数的逻辑表达式（2）进行表达式的变换及化简（3）根据表达式列出真值表（4）对给定电路的功能进行逻辑描述分析举例【例2-1】【例2-2】2.1.2组合电路的分析方法【例2-1】分析如图所示的组合逻辑电路，并说明其功能。（4）电路功能逻辑描述：当输入变量A、B取值相同时，输出变量Y的值为0，当A、B取值不同时，Y的值为1。该电路实现了“异或”逻辑功能。2.1.2组合电路的分析方法【例2-2】分析如图所示电路，说明其功能。（4）电路功能逻辑描述：•当输入变量A、B、C取值一致时，输出变量Y的值为1，当A、B、C取值不完全一致时，Y的值为0。•该电路实现了测试输入信号是否一致的逻辑功能，当输出为1时，表明三个输入信号完全一致。具有这种功能的电路被称作“符合”电路。2.1.3组合电路的设计方法设计方法设计步骤：（1）列功能表：分析设计要求，进行逻辑抽象（2）列真值表：定义输入及输出变量，对各输入、输出信号的状态进行赋值（根据功能表中的因果关系，用0和1表示有关状态）（3）根据真值表写出逻辑表达式并进行化简，得到最简与或式（4）根据所选择的门电路的类型，变换最简表达式，以便用所选择的门电路实现（5）根据逻辑表达式画出逻辑电路图设计举例【例2-3】2.1.3组合电路的设计方法【例2-3】设计一举重比赛的裁判表决电路。举重比赛有三名裁判，以少数服从多数的原则确定最终判决。（2）列真值表•设定变量：用A、B、C三个变量作为输入变量分别代表裁判1、裁判2、裁判3，用Y代表最终判决结果。•状态赋值：对于输入变量的取值，用0表示失败，用1表示成功；对于输出值，用0表示失败，用1表示成功。2.1.3组合电路的设计方法（4）变换表达式使用与门和或门可实现用最简与或式所表示的逻辑关系如果要用与非门实现该逻辑关系，可将最简与或式变换成最简与非-与非式：2.2常用的组合逻辑电路编码器译码器数据选择器数值比较器加法器乘法器2.2.1编码器1．编码原理编码是指用文字、符号或数字表示特定对象的过程编码器就是实现编码操作的电路编码器的结构框图：I0～Im-1对应m个需要编码的输入信号Yn-1～Y0对应n位的编码输出为了保证每一个输入信号都对应一个唯一的编码，n和m之间的关系应满足关系式2n-1＜m≤2n设计编码器关键在于编码规则，编码规则不同，设计的结果也完全不同2.2.1编码器2．二进制普通编码器用n位二进制代码对m＝2n个信号进行编码的电路称为二进制编码器。普通编码器：输入信号为一组互相排斥的输入信号优先编码器在任何时刻，不允许两个或两个以上的输入信号同时出现【例2-4】3位二进制普通编码器（8-3普通编码器）的设计。解：（1）分析设计要求输入信号有23=8个，输出3位二进制代码。编码规则：用000、001、010、011、100、101、110、111八个编码分别表示输入信号I0、I1、……I7。2.2.1编码器2.2.1编码器2.2.1编码器3．二—十进制编码器实现将十进制数0～9转换为二进制代码在设计二—十进制编码器前首先要选择编码规则【例2-5】8421BCD码编码器的设计。解：（1）分析设计要求10个输入（I0～I9）、4个输出（Y3～Y0）的组合逻辑电路。2.2.1编码器4．优先编码器普通编码器对输入信号的要求是互相排斥，优先编码器无此约束允许多个信号同时输入，但电路只对优先级别最高的信号进行编码【例2-6】3位二进制优先编码器的设计。解：（1）分析设计要求8个输入信号（I0～I7）3个输出信号（Y2～Y0）编码规则：用000、001、010、011、100、101、110、111八个编码分别表示输入信号I0、I1、……I7。优先级设定：I7的优先级别最高，I0的优先级最低。2.2.1编码器2.2.1编码器2.2.1编码器5．编码器集成电路8线-3线优先编码器（74148）10线-4线优先编码器（74147）74HC148功能说明：（1）EI为输入使能端，当EI输入高电平时，编码器不工作，所有输出端输出高电平，当EI输入低电平时，编码器工作。（2）编码器工作（EI输入低电平）时，输入端0~7为信号输入端，输入信号低电平（0信号）有效，端口7的优先级最高，A2~A0的输出是对输入信号的编码；（3）编码器工作时，若0~7输入端均无输入信号（均高电平），EO输出低电平，其余输出端输出高电平。2.2.1编码器2.2.2译码器1．译码器原理译码是编码的逆过程译码器的结构示意框图：一般输入信号和输出信号数量的关系为2n-1＜m≤2n2．二进制译码器功能：将所输入的各种二进制代码信号翻译成对应的输出信号有n个输入变量（In-1～I0），m＝2n个输出变量（Y0~Ym-1）2.2.2译码器【例2-7】3位二进制译码器的设计（又称为3-8译码器）。解：（1）分析设计要求3个输入变量，23＝8个输出变量。当输入变量I2、I1、I0的值分别为000、001、……、111时，对应的输出端Y0、Y1、……Y7产生输出信号。2.2.2译码器2.2.2译码器3．数码显示译码器数码显示译码器是指直接用于驱动数码显示器的译码器若需要数码显示器中某一个发光二极管显示，则显示译码器的相应输出端应输出高电平。2.2.2译码器【例2-8】数码显示译码器的设计。解：（1）分析设计要求输入信号为数字0～9的编码(8421BCD编码方式中数字0～9所对应的编码为0000、0001、……、1001，显然译码器输入信号有4位（I3、I2、I1、I0）。由于共阴极LED七段数码显示器有7个发光二极管的阳极需要控制，故译码器的输出信号有7个，分别定义为Ya、Yb、Yc、Yd、Ye、Yf、Yg。2.2.2译码器2.2.2译码器2.2.2译码器4．译码器集成电路集成的译码器有3线-8线译码器（74138）2.2.2译码器74HC148功能说明：（1）E1、E2、E3为输入使能控制端，当E1=E2=0，E3=1时，译码器工作；当E1=1或E2=1或E3=0时，译码器不工作，所有输出端均输出高电平。（2）译码器工作时，A0~A2为编码输入端，Y0~Y7为译码输出，输出信号低电平有效，即编码输入时，对应的输出端输出0信号，其余输出端输出1信号。2.2.3数据选择器1．数据选择器（MUX）原理多路输入、单路输出的组合逻辑电路，又称多路选择器或多路开关常见的数据选择器：2选1数据选择器、4选1数据选择器、8选1数据选择器、16选1数据选择器等等2.2.3数据选择器2．4选1数据选择器【例2-9】4选1数据选择器的设计。解：（1）分析设计要求4路数据输入信号（D0、D1、D2、D3）1路输出信号（Y）2位选择控制信号（S1、S0）S1S0＝00时，Y＝D0；S1S0＝01时，Y＝D1；S1S0＝10时，Y＝D2；S1S0＝11时，Y=D3。2.2.3数据选择器2.2.3数据选择器3．数据选择器的设计规律2.2.3数据选择器4．数据选择器集成电路4选1数据选择器（74153）8选1数据选择器（74151）2.2.3数据选择器说明：74HC153中含有2个4选1数据选择器nE（n=0,1）为低电平有效的输出使能控制端nE=1：芯片不工作，输出低电平nE=0：芯片正常工作2.2.4数值比较器1．数值比较器原理数值比较器是用于比较两个数的数值大小的逻辑元器件。数值比较器的示意图：输出变量：gt表示A大于Beq表示A等于Blt表示A小于B2．1位二进制数比较器【例2-10】1位二进制数值比较器的设计。解：（1）分析设计要求输入有两个信号，用A、B表示输出有三个信号，分别用gt、eq、lt代表大于、等于、小于的比较结果gt＝1表示A＞B，gt＝0表示A≯Beq＝1表示A＝B，eq＝0表示A≠Blt＝1表示A＜B，lt＝0表示A≮B2.2.4数值比较器2.2.4数值比较器3．多位二进制数比较器比较的方法：从高位向低位逐位依次进行比较当被比较的两个高位数字不等时，即可得到比较结果只有当两个高位的数字相同时，才比较较低位的数字【例2-11】4位二进制数比较器的设计。解：（1）分析设计要求输入信号分别为A数（A3A2A1A0）、B数（B3B2B1B0）输出信号仍然是gt、eq、lt∵比较的方法：从高位向低位逐位比较∴设定中间变量gt3～gt0，eq3～eq0，lt3~lt0分别对应各相应位置的二进制数的比较结果2.2.4数值比较器2.2.4数值比较器2.2.4数值比较器4．数值比较器集成电路集成的数值比较器有4位比较器（7485）2.2.4数值比较器说明：CascadingInputs中的3输入信号是级联输入信号，主要用于多个74HC85联合构成多位数值比较器（例如2个74HC85可构成8位数值比较器）时，芯片之间的连接。2.2.5加法器1．加法器原理加法器是进行算数加法运算的逻辑元器件。加法器的示意图：2．1位二进制加法器半加运算：两个1位二进制数的相加，不考虑由低位来的进位。半加器：实现半加运算的逻辑电路。全加运算：两个1位二进制数的相加，考虑由低位来的进位。全加器：实现全加运算的逻辑电路。2.2.5加法器【例2-12】半加器的设计。解：（1）分析设计要求2个输入信号：加数A、B2个输出信号：S、进位Cout加法法则：0+0＝0，0+1＝1，1+1＝102.2.5加法器【例2-13】全加器的设计。解：（1）分析设计要求3个输入信号：加数A、B，来自低位的进位Cin2个输出信号：S、进位Cout2.2.5加法器2.2.5加法器3．多位二进制进位加法器（1）串行进位加法器优点：电路简单，连接方便缺点：高位相加必须等到低位相加完成，形成进位后，才能进行导致运算速度较慢。（2）超前进位加法器超前进位：来至低位的进位信号直接通过逻辑电路获得，无需再从最低位开始向高位逐位传递进位信号。2.2.5加法器【例2-14】4位超前进位加法器的设计。解：（1）分析设计要求设加法器的两个加数分别为A（A3、A2、A1、A0）及B（B3、B2、B1、B0），相加后的和为S（S3、S2、S1、S0），进位为C，再设各个位置上的数相加后所输出的进位为C3、C2、C1、C0，设C-1为低位向0位的进位。2.2.5加法器4．加法器集成电路常用集成的加法器有7483、74283，它们都是4位二进制超前进位加法器2.2.6乘法器1．乘法器原理无符号二进制数的乘法和十进制数的乘法相似。乘法原理：两个无符号数相乘采用的是移位相加的方法，也就是由低位到高位，将乘数中的每一位乘以被乘数，得到部分积，移位这些部分积，再相加，就可得到最后结果。一个N×N的乘法器，有两个N位的乘数输入端及2N位乘积输出。2.2.6乘法器2．乘法器的实现以4×4乘法器为例，乘法器的输入信号为被乘数A（A3A2A1A0）及乘数B（B3B2B1B0），输出为乘积P（P7~P0）。部分积的计算可通过与门（AND）实现若要将部分积移位相加，还需要3个4位加法器进行加法运算2.3组合逻辑电路的时序分析1．组合逻辑电路的波形图在给出了输入变量随时间变化的波形后，根据函数中变量之间的逻辑关系，以及高低电平