基本逻辑门教学课件

整理文档很辛苦,赏杯茶钱您下走!

免费阅读已结束,点击下载阅读编辑剩下 ...

阅读已结束,您可以下载文档离线阅读编辑

资源描述

数字电路及逻辑设计逻辑门电路门电路是构成组合逻辑电路的基本单元,学习中注意理解各种基本逻辑门的工作原理和逻辑功能。学习目的与要求数字电路及逻辑设计逻辑门电路3.1基本逻辑门最基本的逻辑关系只有三种,就是我们在第1章向大家介绍的与逻辑、或逻辑和非逻辑。能够实现上述逻辑关系的基本逻辑门相应为与门、或门和非门。(1)“与”门当门电路用二极管、晶体管和电阻等分立元件构成时,称为分立元件门电路。目前电子工业的飞速发展和集成电路的日新月异,分立元件门电路几乎都被集成门电路所取代。但是,为了更好地理解和掌握基本逻辑门电路的工作原理和逻辑功能,我们仍用分立元件的门电路剖析基本逻辑门的电路组成及逻辑功能。数字电路及逻辑设计逻辑门电路D1AD2B+UCCRF“与”门电路一个“与”门的输入端至少为两个,输出端只有一个。①输入中只要有一个为低电平0时,该低电平二极管就会迅速导通,输出F将被钳位到低电平0;其余为高电平的输入端,其端子上串接的二极管呈截止态。②输入全部为高电平3V时,输入端上串接的二极管同时导通,输出F被钳位在高电平“1”。“与”门逻辑电路图符号F&AB注意:分析过程中与门电路输入端上串接的二极管,都是按理想二极管处理的,即导通后管压降为0V(实际硅管0.7V,锗管0.3V)。0V3V0.3V反偏截止!3V3V3V数字电路及逻辑设计逻辑门电路(2)“或”门D1AD2B-UCCRF“或”门电路一个“或”门的输入端也是至少为两个,其输出端只有一个。①输入中只要有一个为高电平3V时,串接其上的二极管则迅速导通,输出F将被钳位到高电平1;其余为低电平的输入端,其端子上串接的二极管呈截止态。②输入全部为低电平0时,输入端上串接的二极管同时导通,输出F被钳位在低电平“0”。“或”门逻辑电路图符号F≥1AB注意:电路中二极管的极性画法和与门电路的区别,所有管子都是按照理想二极管处理的。3V0V3V反偏截止!0V0V0.3V数字电路及逻辑设计逻辑门电路(3)“非”门TRC-UBB+UCCRB1RB2AF“非”门电路输入变量A为高电平3V时,三极管饱和导通,ICRC≈+UCC,因此输出F为低电平0.3V;当输入变量A为低电平0V时,三极管截止,输出F≈+UCC,显然为高电平+UCC。3V0.3V饱和导通0V+UCC截止不通由图可看出,一个“非”门的输入端只有一个,输出端也只有一个。“非”门逻辑路图符号F1A数字电路及逻辑设计逻辑门电路3.2TTL集成门电路分立元件构成的门电路,不但元件多体积大,而且连线和焊点也太多,因而造成电路的可靠性较差。随着电子技术的飞速发展及集成工艺的规模化生产,目前分立元件门电路已经被集成门电路所替代。采用半导体制作工艺,在一块较小的单晶硅片上制作上许多晶体管及电阻器、电容器等元器件,并按照多层布线或遂道布线的方法将元器件组合成完整的电子电路,这种特殊的工艺称为集成。集成门电路与分立元件的门电路相比,不但体积小、重量轻、功耗小、速度快、可靠性高、而且成本较低、价格便宜,十分方便于安装和调试。按导电类型和开关元件的不同,集成门电路可分为双极型集成逻辑门,例如:TTL电路和单极型(或MOS型)集成逻辑门,例如:CMOS电路两大类。数字电路及逻辑设计逻辑门电路两种常用的TTL与非门集成电路芯片管脚排列图(a)74LS00与非门芯片管脚排列图电源1234567&&&&141312111098地&&1234567141312111098电源地(b)74LS20与非门芯片管脚排列图型号中74是指标准型系列TTL芯片;L指低功耗;S表示肖特基。其中74LS00中包含四个2输入的与非门;74LS20包括两个4输入的与非门。芯片中的电源线和“地”线均为公用。数字电路及逻辑设计逻辑门电路(1)TTL与非门的内部结构逻辑电路的输入端和输出端都采用了半导体晶体管,称之为Transistor-Transistor-Logic(晶体管-晶体管-逻辑电路),简称为TTL,TTL集成逻辑门是目前应用最广泛的集成电路。3.6V0.3VR4R3R5R2R1ABC3KΩ+UCC750Ω100Ω300Ω3KΩ5VFT1T2T3T4T5(U0)(Ui)1)TTL与非门TTL与非门内部电路组成结构图数字电路及逻辑设计逻辑门电路R4R3R5R2R1ABC3KΩ+UCC750Ω100Ω300Ω3KΩ5VFT1T2T3T4T5(U0)(Ui)输入级由多发射极晶体管T1和电阻R1组成。所谓多发射极晶体管,可看作由多个晶体管的集电极和基极分别并接在一起,而发射极作为逻辑门的输入端。多个发射极的发射结可看作是多个钳位二极管,其作用是限制输入端可能出现的负极性干扰脉冲。Tl的引入,不但加快了晶体管T2储存电荷的消散,提高了TTL与非门的工作速度,而且实现“与”逻辑作用。数字电路及逻辑设计逻辑门电路R4R3R5R2R1ABC3KΩ+UCC750Ω100Ω300Ω3KΩ5VFT1T2T3T4T5(U0)(Ui)中间级由电阻R2,R3和三极管T2组成。中间级又称为倒相极,其作用是从T2的集电极和发射极同时输出两个相位相反的信号,作为输出极里的三极管T3和T5的驱动信号,同时控制输出级的T4、T5管工作在截然相反的两个状态,以满足输出级互补工作的要求。三极管T2还可将前级电流放大以供给T5足够的基极电流。数字电路及逻辑设计逻辑门电路R4R3R5R2R1ABC3KΩ+UCC750Ω100Ω300Ω3KΩ5VFT1T2T3T4T5(U0)(Ui)输出级由晶体管T3、T4和T5,电阻R4和R5组成推拉式的互补输出电路。T5导通时T4截止,T5截止时T4导通。由于采用了推挽输出(又称图腾输出),该电路不仅增强了带负载能力,还提高了工作速度。数字电路及逻辑设计逻辑门电路工作原理R4R3R5R2R1ABC3KΩ+UCC750Ω100Ω300Ω3KΩ5VFT1T2T3T4T5(U0)(Ui)①输入端至少有一个为低电平时的工作情况:0.3V3.6V3.6V3.6V0.3V低电平对应的PN结导通,T1的基极电位被固定在0.3+0.7=1V上。1V1.4V5V显然T1的集电结反偏,导致T2、T5截止。T2截止时的集电极电位:V2C≈UCC=5VT2管集电极+5V的电位足以使T3、T4导通并处于深度饱和状态。因R2和IB3都很小,均可忽略不计,所以与非门输出端F点的电位:VF=UCC-IB3R2-UBE3-UBE4≈5-0-0.7-0.7≈3.6V3.6V实现了有0出1的与非功能数字电路及逻辑设计逻辑门电路②输入端全部为高电平时的工作情况:R4R3R5R2R1ABC3KΩ+UCC750Ω100Ω300Ω3KΩ5VFT1T2T3T4T5(U0)(Ui)3.6V3.6V3.6V3.6V0.3V由“地”经T2、T5管的发射结电位升至1.4V,经T1集电结升为2.1V。2.1V1.4V显然T1处于倒置工作状态,此时集电结做为发射结使用。倒置情况下,T1可向T2基极提供较大电流。T2管深度饱和后,其发射极电流在电阻R3上产生的压降又为T5管提供足够的基极电流使T5管饱和导通,从而使与非门输出F点的电位等于T5管的饱和输出典型值:F=0.3V0.3V实现了全1出0的与非功能深度饱和数字电路及逻辑设计逻辑门电路②UOL是被测与非门一输入端接1.8伏、其余输入端开路、负载接380欧的等效电阻时,输出端的电压值。典型值0.3VTTL与非门的外特性和主要参数U0HUILU0LUIHABCDEu0/Vui/V1231234TTL与非门参数的测试要在一定条件下进行,一般要遵守的原则有:不用的输入端应悬空(悬空端子为高电平“1”);输出高电平时不带负载;输出低电平时输出端应接规定的灌电流负载。TTL与非门外特性TTL与非门主要参数输出高电平①U0H是被测TTL与非门一个输入端接地、其余输入端开路时的输出端电压值。典型值3.6V③关门电平UOFF:输出为0.9UOH时,所对应的输入电压称为关门电平UOFF。典型值为1V④开门电平UON:输出为0.35V时,所对应的输入电压称为开门电平UON。典型值为1.4V。其余参数看课本。UONUOFF开门电平数字电路及逻辑设计逻辑门电路(2)集电极开路的TTL与非门(OC门)去掉普通TTL与非门中的T3、T4管,让T5管的集电极开路,即构成集电极开路的“与非”门。R5T3T4R4R1ABCR2+5VT1T2R3T5F(U0)(Ui)RC+UCOC门在使用时要外接一个电源UC和一个电阻RC数字电路及逻辑设计逻辑门电路R1ABR2+5VT1T2R3T5FRC+UC当OC门输入全为高时,T2和T5导通饱和,输出F为低电平0.3V0.3VOC门输入有一个为低时,T2、T5截止,输出F为高电平UCUCOC门同样可实现与非功能OC门的逻辑电路图符号ABF&OC门可实现“线与”逻辑ABF1&CDF2&FRC+UCCDABCDABFFF21数字电路及逻辑设计逻辑门电路左图所示即利用OC门把输出的高电平转换为12V电路上述分析可知,OC门具有“线与”功能,并且在线与的过程中实现了输出对输入的与或非逻辑运算。OC门还可用于数字系统接口部分的电平转换。ABF&RC+12VOC门还可以用来驱动指示灯、继电器等,如左图所示电路。ABF&+UC数字电路及逻辑设计逻辑门电路(3)三态门三态门与普通TTL与非门相比,只是多出了一个电阻和两个二极管。三态门控制端EN=1时,二极管D2截止,相当于控制端放弃控制权,此时三态门相当于一个普通与非门,输出由输入端A、B决定。三态门电路分析三态门控制端EN=0(有效态)时,控制端行使控制权,此时T1饱和,其基极电位约为1V,使T2、T5截止,同时D2导通使T3、T4也截止。这时从外往输入端看进去,电路呈现高阻态。由于电路在EN=1时输出有高、低电平两种状态;在EN=0时输出为高阻态,共呈三种状态,因此称为三态门。D2R5T3T4R4R1ABR2+UCCT1T2R3T5FENRD1数字电路及逻辑设计逻辑门电路三态门真值表BAF011101011110EN1110×高阻态0×三态门逻辑图符号ABE/DFEN&利用三态门可以实现总线结构图示为三态门总线结构图。用一根总线轮流传送几个不同的数据或控制信号时,让连接在总线上的所有三态门控制端轮流处于高电平,任何时间只能有一个三态门处工作状态,其余三态门均为高阻状态。这样,总线将轮流接受来自各个三态门的输出信号。这种利用总线来传送数据或信号的方法广泛应用于计算机技术中。总线(BUS)D1&EN……&EN&END2DnE/DnE/D1E/D2L1L2Ln数字电路及逻辑设计逻辑门电路&ABENFBAF001101011110EN0000×高阻态1×EN=0B=AEN=1A=B数字电路及逻辑设计逻辑门电路(4)使用TTL门的几个实际问题1.输入端电阻对TTL门工作状态的影响2.尖峰电流的影响3.不使用的输入端的处理悬空?uI&+VCC&+VCCuI与非门+VCCuI+VCCuI或非门数字电路及逻辑设计逻辑门电路4、具有图腾结构的几个TTL与非门输出端不能并联;输出高电平UOH(2.4V)、输出低电平UOL(0.4V),关门电平UOFF(0.8V),开门电电平UON(2.0V)。(P.59)与非门的负载能力用其所能驱动同类门的数目(扇出系数N)来表示,扇出系数NO越大带负载能力越强。使用TTL与非门芯片时需注意事项1、不用的管脚可以悬空,不可以接地;2、不用的管脚可以接高电平,不可以接低电平;5、输出端接容性负载时,应接大电阻(≥2.7K)限流;3、几个输入端引脚可以并联连接;6、TTL集成电路的电源电压应满足±5V要求,输入信号电平应在0~5V之间。TTL与非门的主要参数?7、用45W以下电铬铁焊接,最好用中性焊剂,设备应良好接地。数字电路及逻辑设计逻辑门电路3.3、CMOS集成电路1)CMOS反相器UDDuiu0T1T2PMOSNMOS工作原理如果要使电路中的绝缘栅型场效应管形成导电沟道,T1的栅源电压必须大于开启电压的值,T2的

1 / 26
下载文档,编辑使用

©2015-2020 m.777doc.com 三七文档.

备案号:鲁ICP备2024069028号-1 客服联系 QQ:2149211541

×
保存成功