第九章半导体异质结结构.ppt

SchoolofElectronicEngineering&OptoelectronicTechniques第九章半导体异质结结构以前讨论的pn结，是由导电类型相反的同一种半导体单晶体材料组成的，通常也称为同质结。而两种不同的半导体材料组成的结，则称为异质结。本章主要讨论半导体异质结的能带结构、异质pn结的电流电压特性与注入特性及各种半导体量子阱结构及其电子能态，并简单介绍一些应用。SchoolofElectronicEngineering&OptoelectronicTechniques9.1.1半导体异质结的能带图根据两种半导体单晶材料的导电类型，异质结又分为以下两类：1.反型异质结，指有导电类型相反的两种不同的半导体单晶材料所形成的异质结2.同型异质结，指有导电类型相同的两种不同的半导体单晶材料所形成的异质结。异质结也可以分为突变型异质结和缓变形异质结两种。§9.1半导体异质结结构及其能带图SchoolofElectronicEngineering&OptoelectronicTechniques如果从一种半导体材料向另一种半导体材料得过渡只发生于几个原子范围内，则称为突变型异质结。如果发生于几个扩散长度范围内，则称为缓变形异质结。1.不考虑界面态时的能带图（1）突变反型异质结能带图SchoolofElectronicEngineering&OptoelectronicTechniques如图表示两种不同的半导体材料没有形成异质结前的热平衡能带图。有下标“1”者为禁带宽度小的半导体材料的物理参数，有下标“2”者为禁带宽度大的半导体材料的物理参数。图9.1形成突变pn异质结之前和之后的平均能带图SchoolofElectronicEngineering&OptoelectronicTechniques如从图中可见，在形成异质结之前，p型半导体的费米能级EF1的位置为而n型的半导体的费米能级EF2的位置为当这两块导电类型相反的半导体材料紧密接触形成异质结时，由于n型半导体的费米能级位置高，电子将从n型半导体流向p半导体，同时空穴在与电子相反的方向流动，直至两块半导体的费米能级相等为止。111vFEE222cFEE(9-1)(9-2)SchoolofElectronicEngineering&OptoelectronicTechniques这时两块半导体有统一的费米能级，即因而异质结处于热平衡状态。两块半导体材料交界面的两端形成了空间电荷区。n型半导体一边为正空间电荷区，p型半导体一边为负空间电荷区。正负空间电荷间产生电场，也称为内建电场，因为电场存在，电子在空间电荷区中各点有附加电势能，是空间电荷区中的能带发生弯曲。由于EF2比EF1高，则能带总的弯曲量就是真空电子能级的弯曲量即21FFFEEE1221FFDDDEEqVqVqV(9-3)SchoolofElectronicEngineering&OptoelectronicTechniques显然处于热平衡状态的pn异质结的能带图如图9.1（b）所示。从图中看到有两块半导体材料的交界面即附近的能带可反应出两个特点：1.能带发生了弯曲。2.能带再交界面处不连续，有一个突变。两种半导体的导带底在交界面的处突变为而价带顶的突变为21DDDVVVcE21cEvE2112ggvEEE(9-5)(9-4)SchoolofElectronicEngineering&OptoelectronicTechniques而且式(9-4)、式(9-5)和式(9-6)对所有突变异质结普遍适用。下图9.2为实际的p-n-Ge-GaAs异质结的能带图22ggvcEEEE图9.2p-n-Ge-GaAs异质结的能带图(9-6)SchoolofElectronicEngineering&OptoelectronicTechniques表9-1为实验测定的p型Ge与n型GaAs的有关常数值。图9-3为突变np异质结能带图，其情况与pn异质结类似。SchoolofElectronicEngineering&OptoelectronicTechniques（2）突变同型异质结的能带图图9-4(a)均是n型的两种不同的半导体材料形成的异质结之间的平衡能带图；（b）为形成异质结之后的平衡能带图。当两种半导体材料紧密接触形成异质结时，由于禁带宽度大的n型半导体的费米能级比禁带宽度小的高，所以电子将从前者向后者流动。SchoolofElectronicEngineering&OptoelectronicTechniques对于反型异质结，两种半导体材料的交界面两边都成了耗尽层；而在同型异质结中，一般必有一变成为积累层。图9.5为pp异质结在热平衡时的能带图。其情况与nn异质结类似。实际上由于形成异质结的两种半导体材料的禁带宽度、电子亲和能及功函数的不同，能带的交界面附近的变化情况会有所不同。SchoolofElectronicEngineering&OptoelectronicTechniques2.考虑界面态时的能带图通常制造突变异质结时，是把一种半导体材料在和它具有相同的或不同的晶格结构的另一种半导体材料上成长而成。生长层的晶格结构及晶格完整程度都与这两种半导体材料的晶格匹配情况有关。表9-2列出若干半导体异质结的晶格失配的百分数SchoolofElectronicEngineering&OptoelectronicTechniques在异质结中，晶格失配是不可避免的由于晶格失配，在两种半导体材料的交界面处产生了悬挂键，引入了表面态。图9.6表示产生悬挂键的示意图。突变异质结的交界面处的悬挂键密度为两种半导体材料在交界面处的键密度之差。即下面计算具有金刚石型结构的两块半导体所形成的异质结的悬挂键密度图9.6产生悬挂键的示意图sN21sssNNN(9-7)SchoolofElectronicEngineering&OptoelectronicTechniques如图9.7所示因此对于晶格常数分别为a1、a2的两块半导体形成的异质结，以（111）晶面为交界面的时悬挂键密度为同理（110）晶面，悬挂键密度为图9.7金刚石结构（111）面内的键数2221212234aaaaNs2221212224aaaaNs(9-9)(9-8)SchoolofElectronicEngineering&OptoelectronicTechniques同理（110）晶面，悬挂键密度为应用以上公式，计算得Ge-GaAs异质结的悬挂键密度如表9-3所示222121224aaaaNs(9-10)SchoolofElectronicEngineering&OptoelectronicTechniques根据表面能级理论计算求得，当金刚石结构的晶体表面能级密度在1013cm-2以上时，在表面处的费米能级位于禁带宽度的1/3处，如图9-8所示。对于n型半导体，悬挂键起受主作用，因此表面能级向上弯曲。对于p型半导体悬挂键起施主作用，因此表面能级向下弯曲。对与异质结来说，当悬挂键起施主作用时，则pn、np、pp异质结的能带图如9-9中的（a）、（b）、（c）所示SchoolofElectronicEngineering&OptoelectronicTechniques当悬挂键起受主作用时，则pn、np、pp异质结的能带图如图9-9中的（d）（e）（f）图所示。以上讨论可知，当两种半导体的晶格常数极为接近时，晶格间匹配较好，一般可以不考虑界面态的影响。但是在实际中，即使两种半导体材料的晶格常数在室温时相同，但考虑它们的热膨胀系数不同，在高温下，也将发生晶格适配从而产生悬挂键，在SchoolofElectronicEngineering&OptoelectronicTechniques交界面处引入界面态。9.1.2突变反型异质结的接触电势差及势垒区宽度以突变pn异质结为例设p型和n型半导体中的杂志都是均匀分布的，则交界面两边的势垒区中的电荷密度可以写成22201101)(,)(,DAqNxxxxqNxxxx(9-11)SchoolofElectronicEngineering&OptoelectronicTechniques势垒区总宽度为势垒区内的正负电荷总量相等，即式（9-13）可以化简为设V(x)代表势垒区中x电的电势，则突变反型异质结交界面两边的泊松方程分别为：121002ddxxxxXDQxxqNxxqNDA)()(022101120210ADNNxxxx(9-13)(9-12)(9-14)SchoolofElectronicEngineering&OptoelectronicTechniques将(9-15)(9-16)积分一次得11212)(AqNdxxVd22222)(DqNdxxVd01xxx20xxx1111)(CxqNdxxdVA2222)(CxqNdxxdVD01xxx20xxx(9-15)(9-16)(9-17)(9-18)SchoolofElectronicEngineering&OptoelectronicTechniques因势垒区外是电中性的，电场集中在势垒区内，故边界条件为有边界条件定出因此，式（9-17）、式（9-18）为0)(1111xxdxdVxE0)(1111xxdxdVxE22221111,xqNCxqNCDA1111)()(xxqNdxxdVA2222)()(xxqNdxxdVD(9-19)(9-20)(9-21)(9-22)SchoolofElectronicEngineering&OptoelectronicTechniques对式（9-21）、式（9-22）积分得在热平衡条件下，异质结的接触电势差VD为而VD在交界面p型半导体一侧的电势差为111112112)(DxxqNxqNxVAA222222222)(DxxqNxqNxVDD)()(1122xVxVVD)()(11011xVxVVD(9-24)(9-23)(9-25)(9-26)SchoolofElectronicEngineering&OptoelectronicTechniques而VD在交界面n型半导体一侧的电势差为在交界面处，电势连续变化，故令V1(x)=0，则VD=V2(x)，并代入式（9-23）、式（9-24）中得因此，将D1、D2分别代入式(9-23)及式（9-24）得)()(02222xVxVVD21DDDVVV22222121112,2xqNVDxqNDDDA(9-27)SchoolofElectronicEngineering&OptoelectronicTechniques由V1(x0)=V2(x0)，即得接触电势差VD为而121112)()(xxqNxVA222222)()(xxqNVxVDD222212112)(2)()(xxqNxxqNxVDADV1211D12)()(xxqNxVA222D2D22)()(xxqNxV(9-29)(9-28)(9-31)(9-30)(9-32)SchoolofElectronicEngineering&OptoelectronicTechniques由式（9-12）（9-14）得将上述两式代入（9-30）得从而算得势垒区宽度XD为21210)DADDNNXNxx（21A102)DADNNXNxx（221111221212212DADAADADDADNNXNNNNXNNqV2111222