计算机组成原理(存储器)

计算机组成原理主讲：颜俊华存储子系统存储子系统主要知识点：１．掌握存储器的分类、存储系统的层次结构２．掌握存储单元、存储容量、地址线、数据线的关系3.掌握用半导体存储芯片组成主存储器的方法４．了解辅助存储器的工作原理5.掌握Ｃache和虚拟存储器的工作原理重点：半导体存储器，存储系统的层次结构、各类存储器的特点、主存储器的组织方法（与CPU的连接方法），cache，虚拟存储器难点：主存储器的组织方法，Ｃache、虚拟存储器的工作原理存储系统层次结构三级存储体系存储系统：容量大、速度快、成本低CPUCache主存外存对某类存储器而言，这些要求往往是相互矛盾的，如容量大，速度不能很快；速度快，成本不可能低；因此，在一个存储系统常采用几种不同的存储器，构成多级存储体系，满足系统的要求。主存储器（内存）辅助存储器（外存）高速缓冲存储器Cache存储系统层次结构主要存放CPU当前使用的程序和数据。速度快容量有限存放大量的后备程序和数据。速度较慢容量大存放CPU在当前一小段时间内多次使用的程序和数据。速度很快容量小物理存储器和虚拟存储器主存-外存层次：增大容量CPU主存外存：为虚拟存储器提供条件虚拟存储器：将主存空间与部分外存空间组成逻辑地址空间用户使用逻辑地址空间编程，操作系统进行有关程序调度、存储空间分配、地址转换等工作存储系统层次结构存储器分类按存储机制分类半导体存储器静态存储器：利用双稳态触发器存储信息动态存储器：依靠电容存储电荷存储信息磁表面存储器：利用磁层上不同方向的磁化区域表示信息，容量大，非破坏性读出，长期保存信息，速度慢。光盘存储器利用光斑的有无表示信息存储器分类按存取方式分类随机存取存储器随机存取：可按地址访问存储器中的任一单元，访问时间与地址单元无关RAM:MROM：可读可写ROM:只读不写PROM：用户不能编程用户可一次编程EPROM：用户可多次编程EEPROM：用户可多次编程SRAM:DRAM:存储器分类顺序存取存储器（SAM）访问时按读/写部件顺序查找目标地址，访问时间与数据位置有关等待操作平均等待时间读/写操作两步操作速度指标（ms）数据传输率（字节/秒）存取周期或读/写周期（ns）速度指标：时钟周期的若干倍作主存、高速缓存。存储器分类直接存取存储器（DM）访问时读/写部件先直接指向一个小区域，再在该区域内顺序查找。访问时间与数据位置有关三步操作定位（寻道）操作等待（旋转）操作读/写操作速度指标平均定位（平均寻道）时间平均等待（平均旋转）时间数据传输率（位/秒）存储器分类相联存储器：是一种特殊存储器，是基于数据内容进行访问的存储设备。写入数据时CAM能自动选择一个未用空单元进行存储。读取数据时CAM用所给数据同时对所有存储单元中的数据进行比较标记符合条件的数据。比较是同时进行的，所以读取速度比基于地址进行读写的速度快。主存储器分类半导体存储器只读存储器ROM随机读写存储器RAM掩膜ROM可编程ROM（PROM）可擦除ROM（EPPROM）电擦除ROM（E2PROM）静态RAM（SRAM）动态RAM（DRAM）•随机存取存储器RAM：可读可写、断电丢失•只读存储器ROM：正常情况下只读、断电不丢失随机存取存储器RAM（radomaccessmemry，随机存取存储器）要求元件有如下记忆特性：有两种稳定状态；在外部信号的激励下，两种稳定状态能进行无限次相互转换；在外部信号激励下，能读出两种稳定状态；可靠地存储。半导体RAM元件可以分为两大类：SRAM：是利用开关特性进行记忆，只要电源有电，它总能保持两个稳定状态中的一个状态。DRAM：除要电源有电外，还必须动态地每隔一定的时间间隔对它进行一次刷新，否则信息就会丢失。只读存储器掩模型只读存储器MROM可编程只读存储器PROM可重编程只读存储器EPROM电擦除可编程只读存储器EEPROM闪速存储器flash1.掩模型只读存储器MROM以有无元器件表示0和1，MROM芯片出厂时，已经写入信息，不能改写用于需要量大且不需要改写的场合只读存储器2.可编程只读存储器PROMPROM芯片出厂时，内容为全1，用户可用专用PROM写入器将信息写入，一旦写入不能改写（即只能写入一次）,所以又称一次型可编程只读存储器。W0W1b0b1b2熔丝型PROM只读存储器3.EPROM：可擦除可编程ROMUVEPROM（ultravioleterasableprogrammableROM）紫外线擦除（有一石英窗口，改写时要将其置于一定波长的紫外线灯下，照射一定时间全部擦除，时间长大约10~25分钟）EPROM存在两个问题:A.用紫外线灯的擦除时间长.B.只能整片擦除,不能改写个别单元或个别位只读存储器4.电可擦除只读存储器EEPROM（electronicallyEPROM)可在联机情况下，通过专用写入器加高压擦除可多次，支持数据块擦除5.闪速存储器(FlashE2PROM)又称快擦存储器是在EEPROM基础上发展起来的新型电可擦可编程的非易失性存储器特点：高密度/非易失性/读/在线改写;兼有RAM和ROM的特点,可代替软盘和硬盘。擦写次数可达10万次以上。读取时间小于10ns。存储器性能指标存取时间TA（MemoryAccessTime）：是存储器收到读或写的地址到从存储器读出（写入）信息所需的时间存取周期TM（MemoryCircleTime）：指连续启动二次独立的存储器操作（例连续2次读）所需间隔的最小时间.一般TMTA存储器性能指标存取宽度（W）:也称存取总线宽度,一次访问可存取的数据位数或字节数.存储器带宽:也叫数据传输率,每秒从存储器读取信息量,常用字节/秒表示。带宽BM:指每秒访问二进制位的数目。BM=W/TM若TM=500ns,W=16位,BM=16/0.5=32Mbps则要提高BM:使TM使W增加存储体存储器性能指标容量：指计算机存储信息的能力,即最大的二进制信息量，以b或B表示信息的可靠保存性、非易失性、可更换性有源存储器：例半导体存储器靠电源才能存信息无源存储器：磁盘、磁带等辅存中的信息关电后不丢失非易失性：掉电时，信息不会丢失结论：评价存储器的三个基本指标：C(Capacity)+C(Cost)+A(AccessSpeed)主存储器的组成存储体时序控制电路驱动电路地址译码器地址寄存器MAR数据寄存器MDR读写电路数据总线地址总线半导体存储器结构地址寄存器地址译码存储体控制电路AB数据寄存读写电路DBOEWECS①存储体存储器芯片的主要部分，用来存储信息②地址译码电路根据输入的地址编码来选中芯片内某个特定的存储单元③片选和读写控制逻辑选中存储芯片，控制读写操作存储体每个存储单元具有一个唯一的地址，可存储1位（位片结构）或多位（字片结构）二进制数据芯片存储容量与地址、数据线个数有关：芯片的存储容量＝2M×N＝存储单元数×存储单元的位数M：芯片的地址线根数N：芯片的数据线根数存储体单元地址00…0000…01........XX…XX存储单元存储元存储容量存储体地址线：决定了存储器的存储容量数据线：一次访问存储器所得到数据位数地址译码电路使能输入编码输出编码n位二进制码2n中取1码1、译码器（decoder）：将每个输入的二进制代码译成对应的输出高、低电平信号地址译码电路n位二进制代码2n位译码输出二进制译码器译码输出100011010001001010000100Y3Y2Y1Y0A0A1译码输入译码输出高电平有效译码输出11111111Y3Y2Y1Y0A0A1译码输入0000111101110100译码输出低电平有效1、译码器（decoder）：地址译码电路2-4译码器Y0Y1Y2Y3A1A0EN引脚功能图74LS138A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7SCSBSAY0Y1Y2Y3Y4Y5Y6Y73-8译码器1、译码器（decoder）：地址译码结构译码器A5A4A3A2A1A06301存储单元64个单元行译码A2A1A0710列译码A3A4A501764个单元单译码双译码单译码结构双译码结构双译码可简化芯片设计主要采用的译码结构片选和读写控制逻辑片选端CS*或CE*有效时，可以对该芯片进行读写操作输出OE*控制读操作。有效时，芯片内数据输出该控制端对应系统的读控制线写WE*控制写操作。有效时，数据进入芯片中该控制端对应系统的写控制线主存储器组织主存储器组织涉及的问题主要有：M的逻辑设计动态M的刷新主存与CPU的连接主存的校验主存储器组织主存储器设计的一般原则存储器与CPU的连接：数据线、地址线、控制线的连接驱动能力存储芯片类型选择存储芯片与CPU的时序配合存储器的地址分配和片选译码行选信号和列选信号的产生主存储器组织存储芯片的数据线存储芯片的地址线存储芯片的片选端存储芯片的读写控制线位扩展法——数据线的连接字扩展法——地址线的连接字位同时扩展法主存储器组织一、位扩展方式当芯片的容量和主存容量相同，而位数不足时，就要对位数进行扩展，称为位扩展位扩展法的要点：“位的并联”：各芯片的数据线与CPU数据线的各对应位拼接各芯片的片选线应连在一起，合用一个片选信号。例1：用8片8K*1的芯片组成一个8K*8的存储器2114（1K*4）1042114（1K*4）1042114（1K*4）1042114（1K*4）1044444D15D0CSA9A0WE位扩展法组成的1K*16的存储器例2：用4片1K*4的2114芯片组成一个1K*16的存储器。主存储器组织2、字扩展方式当芯片字长与主存相同，而容量不足时，就需要用几片存储器芯片组成组成容量较大的存储器，称为字扩展。字扩展法的要点：各芯片的数据线与CPU数据线的各对应位串接在一起各芯片的片选线要分开，分别与CPU地址总线的高位地址译码后的片选信号相连例3：用Intel2114（1K*4）芯片，组成4K*4的存储器。1、计算分析：2114的规格为1K*4，芯片地址线10条(A9—A0)，数据线4条需4片2114，系统地址线12条(A11A10为片选线)，数据线4条A11A10A9A8A7A6A5A4A3A2A1A0000…………………0001…………………1010…………………0011…………………1100…………………0101…………………1110…………………0111…………………1000-----3FF1K400-----7FF1K800-----BFF1KC00-----FFF1K2、片选及地址分析：2114（1K*4）1042114（1K*4）1042114（1K*4）1042114（1K*4）1044D3D0CSA9A0WE0CS1CS2CS3译码器00011011A10A11字扩展法组成的4K*4的存储器例4：用16K×8位的芯片采用字扩展法组成64K×8位的存储器连接图。分析：要使用4块芯片4块芯片的数据端与数据总线D0—D7相连;地址总线低位地址A0—A13与各芯片的14位地址端相连;两位高位地址A14，A15经译码器和4个片选端相连字扩展法组成64K×8存储空间主存储器组织主存储器逻辑设计需解决：芯片的选用地址分配与片选逻辑信号线的连接例5：用2114（1K×4）SRAM芯片组成容量为4K×8的存储器。地址总线A15～A0,双向数据总线D7～D0,读/写信号线R/W。给出芯片地址分配和片选逻辑，并画出M框图主存储器组织计算芯片数先扩展位数再扩展单元数先扩展单元数，再扩展位数2片1K×41K×84组1K×84K×88片4片1K×44K×42组4K×44K×88片主存储器组织地址分配与片选逻辑存储器寻址逻辑芯片内的寻址系统(二级译码)芯片外的地址分配与片选逻辑为芯片分配哪几位地址，以便寻找片内的存储单元由哪几位地址形成芯片选择逻辑，以便寻找芯片存储空间分配：4KB存储器在16位地址空间（64KB）中占据任意连续区间。64KB1K×41K×41K×41K×41K×41K×41K×41K×4需12位地址寻址：4KBA15…A12A11A10A9……A0A11～A00