搜索
1第3章QuartusⅡ使用入门3．1QuartusⅡ简介QuartusⅡ可编程逻辑开发软件是Altera公司为其FPGA／CPLD芯片设计的集成化专用开发工具，是Altera最新一代功能更强的集成EDA开发软件。使用QuartusII可完成从设计输入，综合适配，仿真到下载的整个设计过程。Max+plusⅡ是Altera公司早期的开发工具，曾经是最优秀的PLD开发平台之一，现在正在逐步被QuartusⅡ代替。并且Max+plusⅡ已经不再支持Altera公司的新器件，同时，QuartusH也放弃了对少数较老器件的支持。QuattusII界面友好，具有MAX+PLUSⅡ界面选项，这样MAX的老用户就无须学习新的用户界面就能够充分享用QuartusⅡ软件的优异性能。所以，无论是初学者，还是Max+plusⅡ的老用户，都能较快的上手。QuartusⅡ根据设计者需求提供了一个完整的多平台开发环境，它包含蕞个FPGA和CPLD设计阶段的解决方案。QuarmsⅡ软件提供的完整，操作简易的图形用户界面可以完成整个设计流程中的各个阶段。QuartusⅡ集成环境包括以下内容：系统级设计，嵌入式软件开发，可编程逻辑器件(PLD)设计，综合，布局和布线，验证和仿真。QuartusⅡ也可以直接调用SynplifyPro，LeonardoS~ctmm以及ModelSim等第三方EDA工具来完成设计任务的综合与仿真。QualtusⅡ与MATLAB和DSPBuilder结合可以进行基于FPGA的DSP系统开发，方便且快捷，还可以与SOPCBuilder结合，实现SOPC系统的开发。3．2QuartusⅡ设计流程QuanusⅡ设计的主要流程有：创建工程、设计输入、编译、仿真验证、下载，其进行数字电路设计的一般流程如图3．1所示。图3．1QuartusⅡ一般设计流程输入设计项目：原理图／VHDL代码建立工作库文件夹创建工程存盘，注意原理图／文本取名选择目标器件启动编译建立仿真波形文件仿真测试和波形分析引脚锁定并编译编程、下载／配置硬件测试23．2．1创建工程当我们安装完成QuartusⅡ后，双击桌面上的QuartusⅡ图标，迎接我们的就是图3．2所示的开发环境。图3．2QuartusⅡ开发界面我们看到这个环境包含了几部分内容：最上面的菜单项和工具栏，左边的两个窗口为工程浏览窗口和进度窗口，下面的窗口为信息窗口。那么我们怎样使用这样一个开发环境呢?其实和其它的集成开发环境一样，使用QuartusⅡ进行开发首先要创建一个工程。图3．3工程基本信息对话框工程浏览窗口信息窗口工作区3在菜单中选择File一NewProjectWizard将会出现一个信息框，这个对话框是向我们介绍创建工程步骤的。我们可以直接选择Next，这时会出现如图3．3的对话框。这里我们将要输入的是我们将要创建的工程的基本信息，三个输入栏中分别输入的是工程将被保存的路径，工程的名称，和顶层实体的名称。建议工程名与顶层实体名称保持一致。输入完毕我们就可以点击Next了。然后会有提示说是否创建这一工程路径，直接点Yes即可。然后出现图3．4所示的添加工程文件对话框。图3．4添加工程文件对话框在这里我们需要做的是将已经写好的VItDL文件加入到工程中。当然，我们也可以直接点击Next，以后再完成添加VHDL文件的工作。接着会出现如图3．5中的对话框。图3．5FPDA工具选择对话框和目标器件选择对话框这里要选择的是其它EDA工具，我们不需要选择，所以直接点击Next。于是就出现了图3．6的对话框。4图3．6目标器件选择对话框这里我们需要完成的是选择器件的工作。我们以ACEX系列的器件为例进行说明。下面的问题是关于是否接下来选择详细的芯片类型。我们选择YES。点击Next，出现如图3．7的对话框。右面的三个下拉框用来限制芯片的封装形式、管脚数和速度。图3．7芯片型号选择对话框我们选择FPGA目标芯片EPlK30QC208-3，它具有144管脚，速度为6。选择完成后，点击Next，出现如图3．8所示的对话框。图3．8中的对话框给出了所生成工程的信息。点击Finish就完成了通过向导生成一个工程的工作。5图3．8生成工程的信息以上就是在创建一个工程所需要做的主要工作，完成了以上步骤我们就可以进行设计输入了。下面简要介绍两种不同的输入方式。3．2．2设计输入(1)原理图输入利用EDA工具进行原理图设计的优点是，设计者不必具有许多诸如编译技术、硬件语言等新知识就能迅速入门，完成较大规模的电路系统设计。当然，由于原理图方式的输入本身不如代码输入方便，所以在逻辑比较复杂的情况下通常不被采用，但原理图方式本身非常直观，有利于理解，更适合初学者使用。(2．)硬件描述语言输入硬件描述语言是EDA技术的重要组成部分，VHDL是作为电子设计主流的硬件描述语言。VHDL语言具有很强的电路描述和建模能力，能从多层次对数字系统进行建模和描述，从而大大简化了硬件设计任务，提高了设计效率和可靠性．VHDL具有与具体硬件电路无关和设计平台无关的特点，并且具有良好的电路行为描述和系统描述的能力，并在语言易读性和层次结构化设计方面，表现了强大的生命力和应用潜力。3．2．3．编译当原理图输入或者文本输入完成后，就需要对工程文件进行编译，检查在输入过程中所存在的错误。这是所设计的工程文件能否实现所期望的逻辑功能的重要步骤，直接确定工程36的步骤能否继续。所以在这一过程一定要认真细心，发现错误后按照提示信息认真读图或者源代码，修改源文件，重新编译，直到编译通过。3．2．4．仿真验证编译通过并非就万事大吉了，接下来要进行的就是仿真验证。仿真，也称为模拟，是对所设计电路的功能验证。用户可以在设计的过程中对整个系统和各个模块进行仿真，即在计算机上用所使用的软件验证功能是否正确，各部分的时序分配是否准确。如果有问题，可以随时进行修改，从而避免了逻辑错误。高级的仿真软件还可以对整个系统设计的性能进行评估。规模越大的设计，越需要进行仿真。仿真不消耗资源，不浪费时间，可避免不必要损失。3．2．5．编程下载编译和仿真验证通过后，就可以进行下载步骤了。在下载前首先要通过综合器产生的网表文件配置于指定的目标器件中，是之产生最终的下载文件。把适配后生成的下载或配置文件通过编译器或编程电缆向FPGA或CPLD进行下载，以便进行硬件调试和验证。并通过硬件测试来最终验证设计项目在目标系统上的实际工作情况，以排除错误，进行设计修正。通过以上步骤的简要介绍，我们对一个逻辑电路的设计流程有了一个初步清晰的了解。接下来我们通过两个具体的示例来详细说明其过程。3．3Quartus：工程示例3．3．1原理图输入方式利用EDA工具进行原理图设计的优点是，设计者不必具有许多诸如编译技术、硬件语言等新知识就能迅速入门，完成较大规模的电路系统设计。当然，由于原理图方式的输入本身不如代码输入方便，所以在逻辑比较复杂的情况下通常不被采用。但原理图方式本身非常直观，有利于理解，更适合初学者使用。下面就以建立一个与门的实例来说明其使用方法。1．创建原理图文件我们新建一个工程Project。在file菜单中选NewProjectWizard。输入工程路径、工程6名、顶层实体名称。建议为你的新工程单独创建一个文件夹，名为mycont。保持工程名、顶层实体名均为mycont。如图3．9。图3．9建立lessonl工程点击Finish完成新工程的建立。现在，为该工程创建新的文件。在File菜单中选择New，然后选择BlockDiagram／SchematicFile。便打开一个原理图编辑窗口，如图3．10。7图3．10原理图编辑窗口可将原理图编辑窗口最大化后，在该窗口双击鼠标左键开始插入新的symbol。在Symbol对话窗的中的Libraries栏里选择Primitives项，选择logic，选择and2，右面就出现了一个二输入与门。如图3．11。图3．11插入元件点击OK关闭Symbol对话窗，回到原理图编辑窗口中。然后在合适位置上点击鼠标左8键，一个二输入与门就被加到了原理图上了。同样的方法在Primitives／pin中我们可以加入一些Pin，注意Pin是分输入和输出的。完成Symbol添加后我们使用左边快捷工具栏的连线将这些Symbol连接起来。双击pinname更改管脚名。输入为inputa和inputb，输出为outputz，如图3．12所示。完成添加和连接后，将输入的图形文件取名为mycont．bdf存盘图3．12连接好的原理图选Processing／Start／StartAnalysis&Synthesis菜单命令进行编译。如果编译没通过，错误信息在信息窗口会以红字显示出来。分析错误原因并改正错误。2．创建一个波形图文件原理图输入完成后我们可以通过波形图仿真来验证我们的设计。在File菜单中选择New。如图3．13所示。出现名为New的对话窗。在OtherFiles页中选中VectorWaveformFile。点击OK按钮。出现一个空的波形图文件。如想改变仿真结束时间，可选EndTime(在Edit菜单中)。我们这里设为40ns。改完点OK关闭End窗口。在File菜单中选择SaveAs。在SaveAs窗口中，输入文件名。点击Save将文件保存。9图3．13建立波形文件3．输入信号节点选View／Utility／Window／NodeFinder菜单。在NodeFinder对话框中的Filter里，用下拉菜单选Pins：all，点List钮，出现信号节点列表（图3．14）．在NodeFound列表中，选与门两输入和输出。并将他们用鼠标拖到波形文件的Name栏中（可用Ctrl+Click多选）。关闭NodeFinder。10图3．14列出并选择需要观察的信号节点4．编辑输入波形在Name栏中选输入端口的名称。此端口所在行被高亮。点击右键。在右键菜单中的Value子菜单中，可对波形作各种设定。也可在左边垂直的工具栏中，使用他们的快捷按钮。如图3．15所示。这里，对于inputa，我们可选“Clock”类型的波形。在Clock窗口中的period里设置方波的周期为40ns。点OK关闭Clock窗口。对于inputb，我们可用ForcingHigh设为高电平。分别将两输入端口的波形设置好，并将波形图文件存盘。图3．15编辑输入波形5．观察输出波形选StartSimulation（在Processing菜单中），开始仿真。仿真完毕后在SimulationReport的SimulationWaveforms窗口中可以看到输出波形图11（图3．16）。分析波形，如与理想波形不符，思考原因。图3．16与门仿真结果通过仿真，我们对所做设计确认无误后，便可以考虑开始下载。3．3．2硬件描述语言输入方式下面就以建立一个两位16进制计数器的实例来说明其使用方法。1．创建工程首先建立一个工程文件，取名为Counter，方法如前所述。填写了工程信息后出现如图3．17的界面。我们看到左上角窗口中的内容已经发生了改变，这个窗口的下面有三个页选项。Hierarchy页中的内容是实体的层次结构，Files页中的内容是工程包含的文档。这两个都是很常用的。图3．17Counter工程界面2．添加／创建新文件建立了一个Quartus工程文件后，下面要做的是添加VHDL源文件。如果我们已经完成了VHDL源文件的编写工作，我们只需要将它加进工程中，方法如图3．18。图3．18添加设计文件我们在File页中的DeviceDesignFile上点击鼠标右键，然后在Add／RemoveFilesinProject上点击鼠标左键，打开添加文件对话框，就可以添加文件了。当然，我们也可以在QuartusⅡ中创建新的VHDL文件。方法为在File菜单中选择new，在弹出的对话框中DeviceDesignFile页选择VHDLFile(图3．20)，点击OK将在工作区弹出一文本编辑窗口，输入VHDL程序，编辑完毕另存为counter.vh