搜索
静态ＭＯＳ存储器１．基本存储元（1）六管静态ＭＯＳ存储元A、电路图：由两个ＭＯＳ反相器交叉耦合而成的双稳态触发器。B、存储元的工作原理：假设：Ｔ0管导通，Ｔ1管截止：存0；Ｔ0管截至，Ｔ1管导通：存1；说明：MOS管有三极，如果栅极为高电平，则源极和漏极导通。如果栅极为低电平，则源极和漏极截至。①写操作。在字线上加一个正电压的字脉冲，使Ｔ2、Ｔ3管导通。若要写“０”，无论该位存储元电路原存何种状态，只需使写“０”的位线ＢＳ0电压降为地电位（加负电压的位脉冲），经导通的Ｔ2管，迫使节点Ａ的电位等于地电位，就能使Ｔ1管截止而Ｔ0管导通。写入１，只需使写１的位线ＢＳ1降为地电位，经导通的Ｔ3管传给节点Ｂ，迫使Ｔ0管截止而Ｔ1管导通。写入过程是字线上的字脉冲和位线上的位脉冲相重合的操作过程。②读操作。只需字线上加高电位的字脉冲，使Ｔ2、Ｔ3管导通，把节点Ａ、Ｂ分别连到位线。若该位存储电路原存“０”，节点Ａ是低电位，经一外加负载而接在位线ＢＳ0上的外加电源，就会产生一个流入ＢＳ0线的小电流（流向节点Ａ经Ｔ０导通管入地）。“０”位线上ＢＳ0就从平时的高电位Ｖ下降一个很小的电压，经差动放大器检测出“０”信号。若该位原存“１”，就会在“１”位线ＢＳ1中流入电流，在ＢＳ1位线上产生电压降，经差动放大器检测出读“１”信号。读出过程中，位线变成了读出线。读取信息不影响触发器原来状态，故读出是非破坏性的读出。③若字线不加正脉冲，说明此存储元没有选中，Ｔ2，Ｔ3管截止，Ａ、Ｂ结点与位／读出线隔离，存储元存储并保存原存信息。（2）８管静态ＭＯＳ存储元A、目的：地址的双重译码选择，字线分为Ｘ选择线与Ｙ选择线B、实现：需要在６管ＭＯＳ存储元的Ａ、Ｂ节点与位线上再加一对地址选择控制管Ｔ7、Ｔ8，形成了８管ＭＯBAT2T5T4T0T1T3BS0VBS1读/写”0”读/写”1”位/读出线位/读出线字线6管MOS存储电路Ｓ存储元。（3）6管双向选择ＭＯＳ存储元８管ＭＯＳ存储元改进：在纵向一列上的６管存储元共用一对Ｙ选择控制管Ｔ6、Ｔ7，这样存储体管子增加不多，但仍是双向地址译码选择，因为对Ｙ选择线选中的一列只是一对控制管接通，只有Ｘ选择线也被选中，该位才被重合选中。T5T7T3T2T0T1T8T6BS0VBS1读/写”0”读/写”1”位/读出线位/读出线Y选择线X选择线8管MOS存储电路读/写”0”BAT2T5T4T0T1I/OI/OT7T6T3BS0VBS1读/写”1”位/读出线位/读出线Y选择线X选择线6管双向选择MOS存储电路２．ＲＡＭ结构与地址译码①字结构或单译码方式（1）结构：(A)存储容量Ｍ=Ｗ行×b列；(B)阵列的每一行对应一个字，有一根公用的字选择线Ｗ；(C)每一列对应字线中的一位，有两根公用的位线ＢＳ0与ＢＳ1。(D)存储器的地址不分组，只用一组地址译码器。（2）示意图：１６×８的字结构单译码方式的存储器。（3）字结构是2度存储器：只需使用具有两个功能端的基本存储电路：字线和位线（4）优点：结构简单，速度快：适用于小容量M缺点：外围电路多、成本昂贵，结构不合理结构。地址写选通b7读出写入读选通A3A2A1A0字线W15W1W0BS1BS0字结构或单译码方式的RAM16选1地址译码器FFFFFFFFFFFFFFFFFF读写电路读写电路读写电路……：：b1读出写入b0读出写入②位结构或双译码方式（1）结构：(A)容量：Ｎ（字）×b（位）的ＲＡＭ，把每个字的同一位组织在一个存储片上，每片是Ｎ×１；再把b片并列连接，组成一个Ｎ×b的存储体，就构成一个位结构的存储器。(B)在每一个Ｎ×１存储片中，字数Ｎ被当作基本存储电路的个数。若把Ｎ＝２n个基本存储电路排列成Ｎx行与Ｎy列的存储阵列，把ＣＰＵ送来的n位选择地址按行和列两个方向划分成nx和ny两组，经行和列方向译码器，分别选择驱动行线Ｘ与列线Ｙ。(C)采用双译码结构，可以减少选择线的数目。（2）示意图：（3）三度存储器：三个功能端（4）优：驱动电路节省，结构合理，适用于大容量存储器。Y1Y64X64X1A5A4A3A2A1A0位结构、双译码方式的RAMX地址译码64,164,641,641,1I/OY地址译码A6A7A8A9A10A11③字段结构（1）结构：(A)存储容量Ｗ（字）×b（位），Ｗb：分段Ｗp（=Ｗ／Ｓ）*Ｓb(B)字线分为两维结构：（C）位线有Ｓb对（D）双地址译码器（2）示意图：（3）三度结构（4）优：对字结构存储器的改进与提高，结构合理，适用于大容量存储器。Sb对位/读出线An-1An1An1-1A1A0字段结构RAM段译码器，从2n2=S段中取1（共n2位〕行译码器共n1位列I/O电路存储阵列Wp×Sbb位b位……段1段2段Sb根数据线读/写控制线