EDA2实验报告dds

EDAⅡ实验报告--直接数字频率合成器学院：电子工程与光电技术学院姓名：学号：专业：指导老师：完成时间：2012年11月南京理工大学EDA实验II—DDS2摘要设计一个具有清零、使能、频率控制、相位控制、输出多种波形(包括正余弦、三角波、锯齿波、方波)、经过D/A转换之后能在示波器上显示的直接数字频率合成器。直接数字频率合成技术是一项非常实用的技术，它广泛的应用于数字通信系统。报告分析了DDS的设计原理和整个电路的工作原理，介绍了ROM查找表设计和相位累加器设计，还分别说明了各子模块的设计原理和调试、仿真、编程下载的过程。在试验中我们用到了QuartusII7.0软件。关键字DDSROMQUARTUSII输出波形频率相位控制AbstractThisexperimentistodesignaDirectdigitalsynthesizercancontrolusing、reset、changefrequencyandphase、outputvariouswaveform(includingsine(cosine)，trianglewave，sawtooth，squarewaveform)andafterconversionafteralsodisplayedontheoscilloscope。Directdigitalsynthesizertechnologyisausefulsubject，it’swidelyappliedindigitalcommunication。Also，itanalyzesthetheoryanddesignaboutdirectdigitalsynthesize(DDS)andanalyzedtheprincipleofallworkandexplainedthedesigningprincipleofdifferentpartsseparatelyanddescribestheprincipleandfeaturesofDDS。TherealizingmethodofROMfinding-tableandphasecounterandintroducedindetail。Atthesametimeitintroducedthedebugging，simulating，compiling，programming。WiththehelpofQuartusII7.0wecompletewell。KeywordsDirectdigitalsynthesizerROMQuartusIIoutputvariouswaveformfrequencyandphase南京理工大学EDA实验II—DDS3目录一、实验目的…………………………………………………………4二、设计要求说明……………………………………………………4三、方案论证…………………………………………………………5四、各子模块设计原理………………………………………………61.分频模块……………………………………………………………………62.频率预置与调节电路………………………………………………………83.相位累加器模块……………………………………………………………94.相位调节模块………………………………………………………………115.地址合成模块………………………………………………………………116.波形存储模块………………………………………………………………117.选波输出模块………………………………………………………………148.四路波形产生总模块………………………………………………………159.波形输出模块………………………………………………………………1610.测频模块…………………………………………………………………1611.译码显示模块……………………………………………………………1812.开关分时复用电路………………………………………………………2313.开关消颤电路……………………………………………………………2414.开关状态电路……………………………………………………………2515.选波开关寄存电路………………………………………………………2616．DDS总电路图……………………………………………………………26五、示波器输出波形…………………………………………………27六、实验感想…………………………………………………………28七、参考文献…………………………………………………………28南京理工大学EDA实验II—DDS4一、实验目的1）、掌握较为复杂逻辑电路的设计方法。2）、学习使用FPGA和D/A转换器进行波形发生与扫频信号发生器的设计。3）、学习LPM_ROM宏功能模块的定制与使用。4）、学习使用FPGA实现直接数字频率合成器（DDS）。二、设计要求说明1.基本要求：1）、利用QuartusII软件和SmartSOPC实验箱实现DDS的设计；2）、DDS中的波形存储器模块用Altera公司的Cyclone系列FPGA芯片中的RAM实现，RAM结构配置成10212类型；3）、具体参数要求：频率控制字K取4位；基准频率fc=1MHz,由实验板上的系统时钟分频得到；4）、系统具有清零和使能功能；5）、利用实验箱上的D/A转换器件将ROM输出的数字信号转换为模拟信号，能够通过示波器观察到正弦波形；6）、通过开关（实验箱上的Ki）输入DDS的频率和相位控制字，并能用示波器观察加以验证；2.提高部分要求：1）、通过按键（实验箱上的Si）输入DDS的频率和相位控制字，以扩大频率控和相位控制的范围；(注意：按键后有消颤电路)2）、能够同时输出正余弦两路正交信号；3）、在数码管上显示生成的波形频率；4）、充分考虑ROM结构及正弦函数的特点，进行合理的配置，提高计算精度；5）、设计能输出多种波形（三角波、锯齿波、方波等）的多功能波形发生器；6）、自己添加其他功能。南京理工大学EDA实验II—DDS5三、方案论证DDS即DirectDigitalSynthesizer（数字频率合成器），是一种基于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术，是一种新型的数字频率合成技术。具有相对带宽大、频率转换时间短、分辨力高、相位连续性好等优点，很容易实现频率、相位和幅度的数控调制，广泛应用于通讯领域。其基本组成及工作原理如下框图所示：其中，频率预置与调节电路实现频率控制字K的输入；相位累加器在时钟的作用下，进行相位累加加满量时就会产生一次溢出，完成一个周期性的动作；波形存储器把0—360度的正弦角度离散成具有2N个样值的序列送给ROM的N位地址，则2N个样值的幅值量化为D位二进制数据从ROM的D位数据位输出；D/A转换器把已经合成的正弦波的数字量转换成模拟量再由低通滤波器滤除生成的阶梯形正弦波中的高频成分，将其变成光滑的正弦波。电路整体框图如下：以上为频率和相位均可控制的具有正弦和余弦输出的DDS核心单元电路示意图本实验除了完成以上基本功能之外还外加了测频电路，频率显示电路，输出南京理工大学EDA实验II—DDS6锯齿波三角波等功能。四、各子模块设计原理1.脉冲发生电路的设计实验箱能提供48MHz的频率，本实验所用到的频率包括1MHz、1khz、2Hz、0.5Hz。分频模块由二分频、四十八分频、一千分频等各种子分频模块组成。将48MHz经24分频再经2分频后得1MHz频率，将48MHz经24分频再经1次1000分频后得2KHz频率，再经2分频后得到1KHz频率，再经2分频后得到0.5Hz。脉冲发生电路原理图如下：a.2分频电路48MHz3分频8分频2分频1MHz1KHz1000分频1000分频2Hz0.5Hz2分频1000分频1000分频南京理工大学EDA实验II—DDS7模块封装：此处由一个D触发器Q端接非门送入D实现二分频。二分频电路仿真波形：b.3分频电路模块封装：南京理工大学EDA实验II—DDS83分频电路即为1模3计数器，个使用74160组成模3计数器实现3分频。当计数到0100（即2）时同步置数为0000，因此将QB接到LDN端，实现从0000、0001、0010、0000、0001、0010...计数，从而实现三分频。仿真波形：c.8分频电路模块封装：8分频电路由3个D触发器组成,在此不再赘述。仿真波形：d.1000分频电路南京理工大学EDA实验II—DDS9模块封装：1000分频电路由3个模10计数器组成,其中模10计数器由74160组成，在模1000计数器末端加了一些门电路，使得输出为ABDCDQQQQQ+,化简得如图的门电路形式，即当模10计数为0000，0001,0010,0011,0100时输出为1，其他输出为0，即0~4为1，5~9为0，从而实现1:1占空比。仿真波形：e.总分频电路模块封装：南京理工大学EDA实验II—DDS102.频率预置与调节电路为达到精确调节频率，我们设计一个模块专门用来产生8位频率控制字，能以1为间距进行调节。该模块由两片74161构成可进行0-99模100的计数器，输出端接译码显示器显示现在步长设置数，下面的7483和74175构成的电路用来产生8位步长二进制数。其工作状态为，当有一脉冲信号（开关有效信号）产生时，模100计数器和累加器以及寄存器构成的模组同时工作。加上一定的其他附加电路，能实现当输入是个位信号时，累加器低位加1；当输入为十位脉冲信号时，累加器自动加10，用这样的方式一达到与计数器输出数字相一致。原理图如下：南京理工大学EDA实验II—DDS11模块封装：3．相位累加模块相位累加器的由N位加法器和N位寄存器组成。在时钟的作用下，相位累加器进行相位累加，当相位累加器累加满量时就会产生一次溢出，完成一个周期性南京理工大学EDA实验II—DDS12的动作。12位加法器由三片7483构成，在时钟作用下将频率控制字加到低四位，高八位全部接零。12位寄存器由三片74175构成。工作时，将寄存器寄存的加法器的输出结果持续不断地送回加法器的输入端，实现其与频率控制字的累加，累加器的结果实际上是波形存储器ROM的地址，用它作为波形ROM的相位量化的结果实现对ROM的寻址。原理图如下：封装形式如下：4．相位调节模块为达到精确调节相位，我们设计一个模块专门用来产生12位相位控制字，能以1为间距进行调节。该模块由三片74161构成可进行0-999模1000的计数器，输出端接译码显示器显示现在步长设置数，下面的7483和74175构成的电路用来产生12位步长二进制数。南京理工大学EDA实验II—DDS13其工作状态为，当有一脉冲信号（开关有效信号）产生时，模100计数器和累加器以及寄存器构成的模组同时工作。加上一定的其他附加电路，能实现当输入是个位信号时，累加器低位加1；当为十位脉冲信号时，累加器自动加10；当为百位脉冲信号时，累加器自动加100，用这样的方式一达到与计数器输出数字相一致。原理图如下：南京理工大学EDA实验II—DDS14封装形式如下：5．地址合成模块将相位累加器的输出与相位调节字合成12位地址。原理图如下：封装形式如下：南京理工大学EDA实验II—DDS156．波形存储模块通过ROM进行波形的相位—幅值转换，把0—360度的正弦角度离散成具有2N个样值的序列送给ROM的N位地址，则2N个样值的幅值量化为D位二进制数据从ROM的D位数据位输出。本实验中我是用C语言编辑程序将需将相位0-2π量化到0-4095，-1～1量化到0-1023，最后将由函数产生的数据导入到mif文件的波形数据表中生成存储正弦波形数据的mif文件。本实验中共生成了四个mif文件，分别是正弦、余弦、三角波、锯齿波。具体如下所示：正弦mif：余弦mif：三角波mif：锯齿波mif：南京理工大学EDA实验II—DDS16四个ROM封装如下：余弦ROM正弦ROM锯齿波ROM三角波ROM南京理工大学EDA实验II—DDS17方波ROM仿真图如下：7、选波输出模块实验用到的SmartSOPC实验系统