数电实验(软件工程)

数字电路与逻辑设计实验一、实验目的和要求通过实验可巩固和扩充学过的理论知识。更重要的是通过实验训练，使同学掌握必要的实验技能和培养科学的实验作风。本课程要求学生了解所用仪器，熟练使用仪器，具备对基本电路的分析和设计。拟定实验步骤，对电路进行必要的检测，查出故障与排除故障的能力，综合实验结果与写实验报告的能力。一、实验目的和要求要求独立完成设计、安装、调整、测试的全过程。提高能力。实验中遇到问题自行解决。二、预习为了按质、按量、按时完成每一个实验，做实验之前要求先预习。做好预习报告。预习报告要求按照教材要求的实验内容，掌握解实验原理，先做好设计，拟定实验步骤。如果预习报告作的好，可在实验过程中将实验数据直接填入预习报告。作为正式的实验报告。不必再花时间写实验报告。三、上课时间:二小时上课时：固定座位，不要随意走动，不要大声喧哗。每做完一个内容，先不要拆电路，待老师检查合格后签字才能做下一个内容。下课时间到，即停止做实验。离开实验室，要老师检查签字。未做完的实验可抽时间补做。四、写实验报告要求：（1）实验目的（2）原理（3）实验内容（4）所用仪器及器件（5）分析五、实验考试第15周补作实验。第16周考试：考试时间：三小时。内容：方式：题目当场抽签，当场设计，当场作实验，当场写报告。实验完毕要记录实验所用时间。第17周补考。六、所用主要仪器1、数电实验箱2、函数发生器3、示波器4、万用表实验一TTL与非门的静态参数测试一、器件使用1、集成芯片的使用1234567地141312111098Vcc74LS00注意：TTL门电路对电源电压VCC要求较严，VCC只允许在+5V±10%的范围内工作，超过5.5V将损坏器件，低于4.5V器件的逻辑功能不正常。2、实验箱（电位器）3、万用表4、示波器二、实验内容每块74LS00包含4个与非门，前面的内容选其中的一个进行测试。高电平输入电流IIH较小，难以测量，测不出则以0µA记录。集成电路的功耗和集成密度密切相关。功耗大的的元器件则集成度不能很高。当输出端空载,门电路输出低电平时电路的功耗称为空载导通功耗Pon。当输出端为高电平时，电路的功耗称为空载截止功耗Poff。平均功耗P=(Pon+Poff)/2。例如74H系列TTL门电路，平均功耗为22毫瓦。而CMOS门电路平均功耗在微瓦数量级。电压传输特性平均传输延迟时间tpd用七个与非门构成环形振荡器至示波器波形tV实验二组合逻辑电路分析与设计其中内容5选做•一、电路故障排除：•（1）电源、接地是否正确。•（2）断线或接触不稳的判断：除非是悬空，否则，如果测得电压1.4伏左右。•（3）线路连接错误。•（4）设计错误。二、实验内容1、设计转换电路自行设计B3B2B1B0G3G2G1G0输入二进制码输出循环码转换电路B3B2B1B0接模拟开关接0-1显示器2.电路测试G3G2G1G0接0-1显示器3、74LS197构成16进制计数器作为代码转换电路的输入信号74LS197QDQCQBQACPA手动单步脉冲CrLD11QDQCQBQA0000000100100011010001010110011110001001101010111100110111101111CPB转换电路B3B2B1B0接0-1显示器74LS197QDQCQBQACPA手动单步脉冲CrLD11CPBG3G2G1G0转换电路B3B2B1B0接示波器74LS197QDQCQBQACPA(接函数发生器）连续脉冲（10KHz）CrLD114.动态测试1S1CPBG3G2G1G0电压波形图之间相位测试两路输入，VerticalMode置AltTriggeringMode置AUTO，或NORMTriggeringMode置CH1或CH2如果波形图不稳或不出现则可调LEVELCPG1G2G3G00000100011000100下周实验实验三利用MSI设计组合逻辑电路实验三利用MSI设计组合逻辑电路要求：内容1，内容2作完要分别检查。内容1：1、自己设计2、静态测试。注意接电源，接地，附加控制端应接低电平。S1S0ABY00000001001000110100010101100111100010011010101111001101111011110001011101101100A.BA+BA⊕BAS1S0Y0011010174LS151实现的逻辑关系70126012501240123012201210120012XAAAXAAAXAAAXAAAXAAAXAAAXAAAXAAAWCPB(QA)A(QB)S0(QC)S1(QD)Y3、动态测试。74LS197接成16进制计数器，观测输出波形。内容二：1、原理：ABCF0F1F2F3F4F5F6F7000001010011100101110111D00000000D00000000D00000000D00000000D00000000D00000000D00000000D01234567FABCDFABCDFABCDFABCDFABCDFABCDFABCDFABCD3、线路连接，按教材提示连接。注意：地址输入端A、B、C与A2、A1、A0的连接顺序。4、静态测试地址输入端接模拟开关，输出端接0-1显示器。对照真值表检测。5、动态测试用74LS197连接成8进制。其输出作为地址输入端。观测记录输入输出波形。A0A1A2实验四译码显示电路1、七段发光二极管数码管实验箱上数码管是共阴极，注意两个公共端已经相连，实验时连接一个即可。2、BCD码七段译码驱动器74LS48，本身已有上拉电阻。实验时不必另接。3、四位双向移位寄存器74LS194功能见本实验附表（2）其功能有：（1）S1=S0=0，保持原来的状态不变（2）S1=0，S0=1，右移DSR为右移送数端，当脉冲到来时，其状态变化情况。DSR→Q0→Q1→Q2→Q3Q0n+1=DSRQ1n+1=Q0Q2n+1=Q1Q3n+1=Q2（2）S1=1，S0=0，左移DSL为左移送数端，当脉冲到来时，其状态变化情况。Q0←Q1←Q2←Q3←DSLQ0n+1=Q1Q1n+1=Q2Q2n+1=Q3Q3n+1=DSL（3）S1=1，S0=1，并行送数D0、D1、D2、D3为并行送数端，当脉冲到来，其状态变化情况。Q0n+1=D0Q1n+1=D1Q2n+1=D2Q3n+1=D34设计伪码灭灯电路自己设计。YaYbYcYdYeYfYg74LS48A3A2A1A0LTIBRIB5V接模拟开关Q0Q1Q2Q3S1DSRS0D0D1D2D3Cr5VQQR1c1JK5V接模拟开关CP接连续脉冲1-2Hz5V接0-1显示器注意：启动节拍发生器时，应先清零，即将清零模拟开关放置在低电平，待清零置数后，清零模拟开关放置在高电平。cccccccc15V伪码灭灯电路实验五组合电路中的竞争与冒险1、F=AB+BCD+ACD要求只有原变量输入即实现时不能用模拟开关的反变量，要实现反变量，用非门。没有非门，可用与非门。要能观察到竞争冒险现象，实现时应尽可能使同一变量的经过两条路径到达同一点时，两条路径相差的门数尽可能多。F=AB.CBD.AD按上式画逻辑图（自己画）2、写出真值表111111110001101100011011ABCD3、静态测试验证真值表。4、观测A的险象。中值宽度毛刺幅度5、6、判断险象是否影响下一级电路的正常工作，应看毛刺的幅度大小。1FCFF’F’（5）（6）7、同内容48、使用公式AB+AC+BC=AB+AC本实验中F=AB+BCD+ACD=AB+BCD+ACD+BCD冗余项实验六同步计数器的设计实验内容2一设计按要求自己设计二、实验1、电源：一般为5±0.25V（1）如果将电源接入电路后稳压源为零及指示灯暗，而将电源连线拔出，则稳压源正常及指示灯变亮，则可断定，你连接的电路中有短路现象。（2）如果低电平时“0-1”显示器微亮，高电平时更亮，则可断定接地有问题。2、时序逻辑器件，不能以悬空代替高电平。3、时序逻辑器件的清零端和置1端。如果是低电平有效，则正常工作时这两端都接1。反之如果是高电平有效，则正常工作时这两端都接。0。4、用示波器观察和记录波形：一般是比较两个波形的相位关系。待观察信号分别接入CH1、CH2VerticalMode置“ALT”TriggeringMode置“NORM”或“AUTO”TriggeringSource，置CH1或“CH2”若波形不显示或不稳定则可调“LEVEL”5、电路故障：（1）电源、接地是否正确。（2）断线或接触不稳的判断：除非是悬空，否则，如果测得电压1.4伏左右。（3）线路连接错误。（4）设计错误。（5）元器件使用不当或功能不正常（6）仪器（主要指数字电路实验箱）和集成器件本身出现故障。6、故障检查（1）查线法：由于在实验中大部分故障都是由于布线错误引起的，因此，在故障发生时，复查电路连线为排除故障的有效方法。应着重注意：有无漏线、错线，导线与插孔接触是否可靠，集成电路是否插牢、集成电路是否插反等。（2）观察法：用万用表直接测量各集成块的Vcc端是否加上电源电压；输入信号、时钟脉冲等是否加到实验电路上，观察输出端有无反应。重复测试观察故障现象，然后对某一故障状态，用万用表测试各输入/输出端的直流电平，从而判断出是否是插座板、集成块引脚连接线等原因造成的故障。（3）动态跟踪检查法对于时序电路，将触发器的输出接0-1显示器，输入时钟信号，观察状态变化。如发现某个触发器该触发而没有触发，则可判断该触发器有问题。（a）检查该触发器输入端连接是否正确。（b）这时将状态停留在错误的状态的前一个状态，用万用表测量该触发器的输入端状态。根据输入端状态，如果触发器该翻转而没有翻转，则判断触发器本身故障，应更换器件。以上检查故障的方法，是指在仪器工作正常的前提下进行的，如果实验时电路功能测不出来，则应首先检查供电情况，若电源电压已加上，便可把有关输出端直接接到0—1显示器上检查，若逻辑开关无输出，或单步CP无输出，则是开关接触不好或是内部电路坏了，否则，一般就是集成器件坏了。实验七计数译码显示综合实验QAQBQCQD74LS160（2）CPABCDQAQBQCQD74LS160（1）CPABCDabcdefg74LS48（2）A0A1A2A3abcdefg74LS48（1）A0A1A2A3QCCS1S20LD&CPS1S21LD1CrCr1LTIB/YBRIBRLTIB/YBRIBR111实验八8421码检测电路的设计一、设计1、求原始状态转换图设电路输入为x，电路输出为F，当输入为非法码时输出为1，否则输出为0。假设起始状态S0，从该状态开始根据输入是0还是1，将分别转换到两个不同的状态S1和S2，从S1和S2接收第二个码元，又根据是0还是1又各自转换到两个不同的新状态。然后再接收第三、第四码元。在接收第四个码元后，根据所接收的代码是否是非法码而确定其输出是否是1，并回到初始状态S0，准备接受新的一组码组。S0S1S2S3S4S6S5S7S8S9S10S11S12S13S14S0S0S0S0S0S0S0S0Sx/F0/01/00/00/00/01/0S0S0S0S0S0S0S0S01/01/00/01/00/01/00/01/00/01/00/01/10/01/10/01/10/01/00/01/10/01/10/01/18421码检测器原始状态图原始状态转换表x01S0S1/0S2/0S1S3/0S4/0S2S5/0S6/0S3S7/0S8/0S4S9/0S10/0S5S11/0S12/0S6S13/0S14/0S7S0/0S0/0S8S0/0S0/1S9S0/0S0/1S10S0/0S0/1S11S0/0S0/0S12S0/0S0/1S13S0/0S0/1S14S0/0S0/1Sn+1S等效状态是输入相同输出相同并且次态也相同。等效状态可以合并。x01S0S1/0S2/0S1S3/0S4/0S2S5/0S6/0S3S7/0S8/0S4S9/0S10/0