搜索
1/24在系统可编程技术及应用综合设计报告题目：8路彩灯循环显示设计小组成员姓名及学号姓名学号樱花A古城B指导教师：C2/24目录:1)概述…………………………………………32)实现原理……………………………………33)实现方法……………………………………134)实现过程……………………………………155)结果…………………………………………186)结论…………………………………………187)附录…………………………………………203/248)一、概述设计一个能实现四中花型变化的8路彩灯，分别为1,从左向右依次闪烁2.从右向左依次闪烁3.从中间向两侧依次闪烁4.从两侧向中间依次闪烁。Control接入两个开关控制选择哪种花型，并设置暂停开关，使花型能够暂停。二、实现原理工作原理：设计一个八路彩灯系统需要八个输出端口以分别接至八个彩灯，且它应受输入时钟控制使八个输出端口（q[0,1,2,3,4,5,6,7]）循环显示花色。我们想要四个花色，且可以通过按键选择四种花色之一作为循环演示，于是，我们可以用控制按键control[0,1]控制两个开关（相当于两位二进制矢量）进行花型选择。但我们想在演示花色时，能通过一暂停按键使花色暂停，则可以再输入端置一stop键控制，使其有效时，输出不变，还可在输入端置一复位键rst,使其有效时，无输出。对于输入时钟，有与要显示花型显示频率为一到十几赫兹，而开发板始终一般为50Mhz,因此需要进行分频。因此，我们设计一个50Mhz分频为5hz的分频器，一个q[0,1,2,3,4,5,6,7]随clock,stop,rst循环变化的控制器，可用VHDL实现。时钟模块彩灯处理模块输出模块4/24clkRst=1?YESS0NOControl=?S100S411S201S310S0：全灭S1：从左向右循环S2：从右向左S3：从两侧向中间S4：从中间向两边Altera公司简介：自二十年前发明世界上第一个可编程逻辑器件开始，Altera公司(NASDAQ：ALTR)秉承了创新的传统，是世界上可编程芯片系统(SOPC)解决方案倡导者。Altera公司总部位于美国加州的圣何塞，并在全球的14个国家中拥有近2000名员工，其2005年度的年收入高达11.23亿美元。Altera将其早在1983年发明的可编程逻辑技术与软件工具、IP和设计服务相结合，向全世界近14,000家客户提供超值的可编程解决方案。其新产品系列将可编程逻辑的内在优势——灵活性、产品及时面市——和更高级性能以及集成化结合在一起，专为满足当今大范围的系统需求而开发设计。Altera的可编程解决方案帮助系统和半导体公司快速高效的实现创新，突出产品优势，赢得市场竞争。自二十年前发明世界上第一个可编程逻辑器件开始，Altera公司(NASDAQ：ALTR)秉承了创新的传统，是世界上可编程芯片系统(SOPC)解决方案倡导者。同时产品以开头系列：EP1S、EP1SGX、EP2S、EP2SGX、EP1C、EP2C、EP3C、EP4C，EPF,EPM，EP1CEP2CEP3CEP1SEP2SEP3SE5/24EP3SEP4SEP1AGXEP2AGXEP1SGXEP2SGX等等。ALTERA处理器可编程逻辑设备（PLD）-PLD解决方案是ALTERA。Altera的各种各样复杂的可编程逻辑设备（CPLD），如MAXII；高密度高性能现场可编程门阵列（FPGA），如Stratix、StratixII、StratixGX、StratixGXII；低成本低功率的FPGA，如CycloneIII、CycloneII、Cyclone、32位嵌入式处理器NiosII，开发和演示板。Altera提供业界最全面的一流处理器、软件开发工具等这些都含在一个FPGA设计流程中。ALTERA嵌入式Altera的可编程解决方案帮助系统和半导体公司快速高效的实现创新，突出产品优势，赢得市场竞争。通信、计算机存储器市场的发展趋势不容乐观，而工业和消费类电子产品则呈上升态势，后者有更佳的表现。CMOS数字逻辑产品方面，每逻辑单元价格每年降低25%~35%。用户们正在寻求小型及缺乏灵活性的ASIC和ASSP的替代产品，这对CPLD来讲，是个很好的发展机会。MaxII器件是Altera新开发的CPLD系列，与原有Max相比，成本降低了50%，功耗降低了90%，同时保持了Max系列的即用性、单芯片、非易失性和易用性。DSP器件功能1）AlteraFPGA整合了多种功能特性，如嵌入式存储器、嵌入式乘法器、嵌入式处理器、高速I/O缓冲以及外部存储器接口等，非常适合于在无线，医疗，高清视频和其它系统中实现高性能数字信号处理（DSP）功能。2）28-nm精度可调DSP模块体系结构，高性能数字信号处理(DSP)应用对精度的要求越来越高，范围通常大于18位。在各种应用中都出现了这类需求，包括：（1）要求支持更高分辨率和多路天线体系结构的雷达系统（2）进行MIMO处理的无线基站通道卡（3）需要高精度滤波和快速傅立叶变换(FFT)的医疗和测试应用为满足高精度信号处理需求，我们开发了业界的第一款精度可调DSP模块。这一集成模块是StratixV、ArriaV和CycloneVFPGA体系结构的一部分，在编译时可以采用18位模式或者高精度模式来配置每一模块。每一AlteraFPGA系列都对精度可调DSP模块进行了优化，以满足严格的DSP要求。例如，StratixVDSP模块适用于军事、高性能计算以及医疗最终市场等非常高端的DSP精度要求。ArriaV和CycloneVFPGA共享了同样的DSP模块，针对仍然需要高精度DSP的低功耗应用进行了优化，例如，无线、工业和广播最终市场等应用。DSPIP内核功能Altera为设计提供多种知识产权(IP)MegaCore功能，采用我们的FPGA构建数字信号处理(DSP)数据通路。这些功能包括简单的算法直至复杂的多速率滤波器和视频处理功能。所有的AlteraMegaCore功能以及Altera宏功能合作伙伴计划(AMPPSM)提供的宏功能都经过严格测试，符合甚至超过了工业标准的苛刻要求。使用AlteraDSPBuilder和SOPCBuilder系统设计工具，很容易集成您自己的定制DSP功能库和Altera提供的功能。Altera视频系列1）使用Altera视频知识产权(IP)、参考设计和开发套件构建您的下一设计，您能够充分发挥Altera创新FPGA特性的优势，包括：（1）丰富的嵌入式存6/24储器模块（2）大量的寄存器（3）高速DDR存储器接口Altera视频系统解决方案提供三个组件帮助您建立最可靠的系统设计，迅速完成开发：Altera视频设计工作台——它组合了IP内核、接口标准和系统级设计工具，支持即插即用视频系统设计流程。Altera提供全套的视频功能IP模块，可以将其连接在一起，用于设计和构建视频系统。此外，Altera视频设计工作台完成的设计是开放的，您很容易采用自己的定制功能模块来替代AlteraIP。视频参考设计包——Altera以及合作伙伴开发的参考设计，采用Altera视频设计工作台进行构建。可靠的图像格式转换参考设计包经过了硬件验证，您可以把它当做立即开始应用设计的起点。DSP系列视频开发套件——这一套件也是由Altera及其合作伙伴开发的，帮助您面向视频系统设计进行原型开发。这些套件基于我们非常受欢迎的Stratix、Arria和CycloneFPGA系列，支持多种视频I/O格式(例如，SDI、ASI、DVI、HDMI、复合信号和VGA等)。2）Altera开发了视频设计工作台，大大缩短了视频应用设计周期。该工作台组成包括：（1）基本构建模块视频图像处理知识产权(IP)内核库，设计用于实现简单的即插即用型接口。（2）低开销流视频接口协议，可以作为开放标准。（3）SOPCBuilder等系统工具，可自动生成控制和仲裁逻辑。（4）HD参考设计包，可以作为您视频数据通路设计的起点。3）DSP视频处理设计，Altera提供最全面的视频处理设计系列产品——全部采用了AlteraVIP视频内核套装进行开发。(1)Altera视频和图像处理实例设计演示了NTSC或者PAL格式标准清晰视频流的动态缩放和剪辑，在背景层上支持画中画混合。通过数字视频接口(DVI)，以高清晰分辨率(1024×768)输出视频流。该设计在CycloneIII视频开发套件上进行了全面验证。(2)使用了SDI视频输出的各种格式转换参考设计——主要用于广播应用。这些设计支持双通道上/下/交叉转换，实现了分辨率高达1080p的多相缩放、运动自适应去隔行、混合以及帧速率转换功能。这些设计在StratixIIGX音频视频开发套件上进行了验证。(3)Altera的合作伙伴Bitec开发了适用于CycloneIII视频开发套件的多个参考设计。请滚动到本页面的底部，获得颜色空间转换、画中画、4通道视频合成以及1080pH.264编码器设计。(4)Altera合作伙伴Microtronix也开发了多个视频参考设计，适用于StratixIII广播IP开发套件和CycloneIIIViClaro视频开发套件。双核ARMCortex-A9MPCore处理器(1)800-MHz双核处理器支持对称和非对称多路处理(2)每一处理器包括以下组成：(3)高效的双发超标量流水线(2.5MIPS*每MHz)(4)用于媒体和信号处理加速的NEONTM媒体处理引擎(5)单精度和双精度浮点单元(6)32-KB指令和32-KB数据高速缓存(7)连贯高速缓存，以增强处理器间的通信功能(8)采用了TrustZone安全技术的存储器管理单元(9)Thumb-2技术，增强了代码密度、性能和功效(10)Jazelle扩展体系结构，加速了Java虚拟机(11)编程跟踪宏单元，实现处理器指令流的全面可视化(12)共享512-KB、8路联合L2高速缓存，按路、行或者主机进行锁定7/24(13)加速连贯端口，支持CPU扩展连贯存储器访问(14)普通中断控制器(15)32位通用定时器(16)看门狗定时器Quartus软件AlteraQuartusII作为一种可编程逻辑的设计环境,由于其强大的设计能力和直观易用的接口，越来越受到数字系统设计者的欢迎。当前官方提供下载的最新版本是v13.0。AlteraQuartusII（3.0和更高版本）设计软件是业界唯一提供FPGA和固定功能HardCopy器件统一设计流程的设计工具。工程师使用同样的低价位工具对StratixFPGA进行功能验证和原型设计，又可以设计HardCopyStratix器件用于批量成品。系统设计者现在能够用QuartusII软件评估HardCopyStratix器件的性能和功耗，相应地进行最大吞吐量设计。Altera的QuartusII可编程逻辑软件属于第四代PLD开发平台。该平台支持一个工作组环境下的设计要求，其中包括支持基于Internet的协作设计。Quartus平台与Cadence、ExemplarLogic、MentorGraphics、Synopsys和Synplicity等EDA供应商的开发工具相兼容。改进了软件的LogicLock模块设计功能，增添了FastFit编译选项，推进了网络编辑性能，而且提升了调试能力。支持MAX7000/MAX3000等乘积项器件2.0版QuartusII设计软件现在除了支持Altera的APEX20KE，APEX20KC，APEXII，ARM的Excalibur嵌入处理器方案，Mercury，FLEX10KE和ACEX1K之外，还支持MAX3000A，MAX7000系列乘积项器件。MAX3000A和MAX7000设计者现在可以使用QuartusII设计软件中才有的所有强大的功能。软件体积缩小，运行速度加快QuartusII2.0安装软件为290M,完全安装为700M,如果定制安装，不选择Excalibur嵌入处理器，则安装所需空间为460M,比Qu