搜索
郑州轻工业学院电子技术课程设计题目：简易数字频率计姓名：王俊杰专业班级：电气卓越12-01学号：541101020128院（系）：电气信息工程学院指导教师：曹卫锋完成时间：2014年2月21日郑州轻工业学院课程设计任务书题目简易数字频率计专业电气卓越12-1学号姓名主要内容、基本要求、主要参考资料等：主要内容1．阅读相关科技文献。2．学习电子制图软件的使用。3．学会整理和总结设计文档报告。4．学习如何查找器件手册及相关参数。技术要求1.要求测量频率范围1Hz－100KHz，量程分为4档，即×1、×10、×100、×1000。2.要求被测量信号可以是正弦波、三角波和方波。3.要求测试结果用数码管表示出来，显示方式为4位十进制。主要参考资料1．何小艇，电子系统设计，浙江大学出版社，2001年6月2．姚福安，电子电路设计与实践，山东科学技术出版社，2001年10月3．王澄非，电路与数字逻辑设计实践，东南大学出版社，1999年10月4．李银华，电子线路设计指导，北京航空航天大学出版社，2005年6月5．康华光，电子技术基础，高教出版社，2003完成期限：2014年2月21日指导教师签章：专业负责人签章：2014年2月16日简易数字频率计摘要数字电路中，数字频率计属于时序电路，它主要由具有记忆功能的触发器构成。在计算机及各种数字仪表中，都得到了广泛的应用。数字频率计的设计包括时基电路、整形电路、控制电路和计数显示电路四部分组成。信号输入整形电路中，经过整形，输出一方波，时基电路产生一标准时间信号控制阀门，调节时基电路中的电阻可产生需要的标准时间信号，在其控制下，方波通过阀门，计时器对其计数。当计数完毕，时基电路输出一个上升沿，使锁存器打开，计数器计数结果输入译码器，从而让显示器显示，达到测量频率的目的。该设计能够测量正弦波、三角波和方波的频率，并在LED上显示出来，显示方式为4位十进制。关键词：频率计时基电路分频计数显示目录1设计方案选择...............................................51.1可编程逻辑器件..........................................51.2单片机内部计数器.........................................51.3数字芯片...............................................52数字频率计的基本原理.......................................62.1计数法.................................................62.2整体方框图及原理.........................................63单元电路设计...............................................33.1整形电路................................................83.2时基电路...............................................83.3计数器................................................103.4锁存器................................................103.5译码显示器.............................................114芯片功能介绍...............................................84.174LS20的引脚及功能图....................................124.274LS90的引脚及功能表.....................................94.374LS273的引脚及功能表...................................134.4555的引脚及功能表......................................134.574LS48的引脚及功能表....................................145结论......................................................166个人总结..................................................17参考文献....................................................18附录1简易数字频率计原理图................................196附录2元器件参数列表.......................................171设计方案选择1.1可编程逻辑器件用可编程逻辑器件（FPGA）实现：用VHDL语言描述各个模块，通过综合器综合后配置到FPGA中。此方案性能很高，可以测量的频率也很高，升级容易但成本比较高，设计者可以对电路的内部结构大体了解，只要会用VHDL语言描述电路就可以设计出来，因此也失去了本次课程设计的意义。1.2单片机内部计数器利用单片机内部计数器对被测信号计数，经过运算后送到数码管进行动态显示测量结果。此方案精度高，应用器件少，性能稳定，成本很小。虽然此方案可满足频率测量范围，但不能提高系统测量频率。此外本次是课程设计，应用单片机没有意义。1.3数字芯片利用施密特触发器将输入信号整形为方波，并利用计数器测量1S内脉冲的个数，利用锁存器锁存，稳定显示在数码管上。因此本次设计采用此方案。2数字频率计的基本原理2.1计数法信号的频率就是信号在单位时间内所产生的脉冲个数，其表达式为f=N/T，其中f为被测信号的频率，N为技术其所累计的脉冲个数，T为产生N个脉冲所需的时间。技术其所记录的结果，就是被测信号的频率。如在1s内记录1000个脉冲，则被测信号的频率为1000HZ。计数法又称测频法，是将被测信号通过一个定时闸门加到计数器进行计数的方法，如果闸门打开的时间为T，计数器得到的计数值为N，则被测频率为f=N/T。改变时间T，则可改变测量频率范围。如图2-1所示。图2-1测频法测量原理2.2整体方框图及原理图2-2简易计数器整体方框图如图2-2所示此频率计的主体电路由时基电路、整形电路、锁存器电路和整形闸门计数锁存译码显示时基电路信号输入计数值N1T被测信号标准闸门计数显示电路组成。它的工作过程是由时基电路产生一标准时间信号控制阀门，调节时基电路中的电阻可产生需要的标准时间信号。信号输入整形电路中，经过整形，输出一方波，通过阀门后，计时器对其计数。当计数完毕，时基电路输出一个上升沿，使锁存器打开，计数器计数结果输入译码器，从而让显示器显示。它的工作时序波形如图2-3所示。图2-3数字频率计的工作时序波形3单元电路设计3.1整形电路整形电路是将待测信号整形变成计数器所要求的脉冲信号。电路形式采用由555所构成的施密特触发器。当输入被测波形后，经过整形电路后，输出可以被计数器计数的矩形波。从而达到整形目的，其图示如图3-1所示。图3-1整形电路3.2时基电路时基电路的作用是控制计数器的输入脉冲。当标准时间信号到来时，闸门信号开通，被测信号通过闸门进入计数器计数；当标准脉冲结束时，闸门关闭，计数器无脉冲输入。时基电路由555定时器构成的多谢振荡器实现。时基电路如下图所示。闸门时间为（R1+R2）×C,通过改变电容值可得到1s，0.1s,0.01s,0.001s的闸门信号。时基信号控制计数器计数的标准时间信号，其精度在很大程度上决定了频率计的频率测量精度。要求较高时，一般使用晶体振荡器通过分频获得。在本设计中依然使用了555定时器构成了单稳态触发器，输入单脉冲，输出一标准时间信号，从而在时间上控制计数器计数的时间。在此频率计中，时钟信号采用由555构成的单稳态触发器。由一个按钮开关来产生脉冲源，其原理为悬空为高电平，按下开关产生低电平，松开又为高电平，从而产生一单脉冲。图3-2单脉产生图3-3产生的波形产生的单脉冲经单稳态触发电路，可以输出一标准时间信号。通过调节R值可确定Tw的宽度。通过确定Tw不同的宽度，从而达到换档的目的。其计算公式为Tw=1.1RC。其中确定C=0.001F。当Tw等于1S、0.1S、0.01S和0.001S时，可求出R分别为909Ώ、90.9Ώ、9.09Ώ和0.909Ώ。Tw图3-4Tw示意图同时在控制锁存器方面，在输出上加一个非门，在标准时间计数完毕，输出的是一个上升沿，此时打开锁存器，让计数器的计数结果通过锁存器。在计数时，数码管上面一直显示数字，由于频率大，那么会发现数字一直在闪动。通过锁存信号可以实现计数的时候让数码管不显示，计完数后，让数码管显示计数器计到的数字的功能。图3-5时基电路3.3计数器电路中的计数电路应用了四片74LS90异步计数器，它是二-五-十进制计数器。是下降沿触发计数。它的工作原理是当6和7引脚有一个接地，2和3引脚全部接高电平时清零，所以此电路把7引脚接地，把所有2引脚接在一起连在一个开关上，开关接地，当开关打开，计数器清零。开关合上，计数器正常工作。如图3-6所示。图3-6计数电路3.4锁存器锁存器的作用是将计数器在计数时间结束时所计得的数进行锁存，使显示器上能稳定得显示此时计数器的值。选用8D锁存器74LS273可以完成上述的功能，当时钟脉冲CP的正跳变来到时，锁存器的输入等于输出，即Q=D。从而将计数器的输出值送到锁存器的输出端，正脉冲结束后，无论D为何值，输出端Q的状态仍保持原来的状态Q不变，所以计数期间，计数器的输出不会送到译码显示器。图3-7锁存器电路3.5译码显示器用4片74LS48驱动的7段LED显示。（加一段说明文字，文中所有的图表都要有文字说明，并由文字说明引入）图3-7数码管显示电路4芯片功能介绍4.174LS20的引脚及功能图74LS20是四输入与非门集成电路，可以实现与非门的功能。图4-174LS20引脚图及功能表4.274LS90的引脚及功能表74LS90为中规模TTL集成计数器，可实现二分频、五分频和十分频等功能，它由一个二进制计数器和一个五进制计数器构成。将11输出接到14输入端，并把输入计数脉冲加到1输入端，在QA输出端处产生对称的十分频方波。图4-274LS90引脚图表4-174LS90功能表4.374LS273的引脚及功能表74LS273是一种带清除功能的8D触发器，1D～8D为数据输入端，1Q～8Q为数据输出端，正脉冲触发，低电平清除，常用作数据锁存器,地址锁存器。D0～D7：输入；Q0～Q7：输出；第一脚WR：主清除端，低电平触发，即当为低电平时，芯片被清除，输出全为0（低电平）；CP（CLK）：触发端，上升沿触发，即当CP从低到高电平时，D0~D7的数据通过芯片，为0时将数据锁存，D0~D7的数据不变。如图4-3所示。图4-374LS273引脚图及功能表4.4555的功能表555定时器构成一个较稳定的多谐振荡器，经整形分频后，产生一个标准的时基信号，作为闸门开通的基准时间。表4-2555的功能表输入输出XX００导通(2/3)VCC(1/3)VCC１１截止(2/3)VCC(1/3)VCC１１导通(2/3)VCC(1/3)VCC１不变不变4.574LS48的引脚及功能表74LS48是控制七段显示器显示的集成译码电路之一，其引线排列图如图3-1所示。A、B、C、D为BCD码输入端，A为最高位,Ya～Yg为输出端，分别驱动七段显示器的a～g输入端，高电平触发显示，可驱动共阴极发光二极管组成的七段显示器显示。其它端为使能端。它的使能端的功能如下：一消隐输入B