西交大ASIC第二次作业

ASIC第二次作业姓名：学号：班级：1、a).下图的电路，寄存器时钟相同，乘法器Mult延时18ns，加法器Adder延时7ns，寄存器输出延时3ns，建立时间1ns，保持时间2ns。请给出最小时钟周期是多少？b).修改电路图，加入一级流水线，使得电路功能保持不变，但可以最大程度减小时钟周期，修改后的电路时钟周期是多少？假设流水线寄存器可以加到组合电路的任意位置，可以将整个组合逻辑的延时分成精确的一半。c).加入流水线寄存器后，请完成下面的波形图中信号Q的波形。输入信号波形如图所示，假设RegQ每个时钟周期寄存输出。解：a）最小时钟周期为从寄存器A和B经过乘法器，再经过加法器到Q的时间，即Re3ns18ns7ns1ns29nsclkgMultAddersutttttb)因为流水线寄存器可以加到组合电路的任意位置，可以将整个组合逻辑的延时分成精确的一半，所以最小时钟周期为：18ns73ns1ns16.5ns22MultAdderclkregsuttnstttc)Q的输入信号波形如下图所示，Q在上升沿来之后经过3ns的输出延时：2、要设计一个振荡频率尽量高的环形振荡器电路，使用一个set信号启动环形振荡器。下面的电路中，哪一个振荡器电路的频率最高？为什么？解：上图中第二个电路的振荡频率最高。第三和第四个电路图不能构成环形振荡器电路，因为环形振荡器需要奇数个反相器构成，而第三、四个相当于有四个反相器构成，所以不能构成振荡器，所以排除第三、四个电路。对于前两个都是四个反相器加一个与非门构成，只是与非门的输入端有所差别，我们要计算震荡频率，则应该计算平均传输时间T，即,,24pinvpnandT由于前两种电路的四个反相器的传输延时相同，不同的是第一种电路的振荡器与非门的输入端为B，第二种电路的振荡器与非门的输入端为A，则只需对比两种电路的与非门的延时大小即可，因靠近与非门输出端的信号的传输速度快，所以输出延时小，故第二种电路的平均传输时间T较小，所以震荡频率1fT较大，即第二种电路的振荡频率最高。3.考虑下图的电路，a)该电路的功能是什么？给出电路图中的NMOS和PMOS晶体管的尺寸，使得该电路的驱动能力与NMOS的W/L=4及PMOS的W/L=8的反相器的驱动能力相同。b)当输入信号如何变化时，电路的tpHL和tpLH达到最大？详细描述输入信号初始应该在什么状态，哪一个信号变化会导致最大的tpHL和tpLH延时。考虑电路内部节点的寄生电容。解：a)该电路的功能是实现()YABCD的运算。假设电子迁移率是空穴迁移率的2倍，则根据对称性要求，要求反相器中P管的尺寸是N管的2倍。要使该电路的驱动能力与NMOS的W/L=4及PMOS的W/L=8的反相器的驱动能力相同。则16PAPBWWLL8PCPDWWLL12NANBNCNDb)当A、B其中之一信号保持为“0”，另外一信号与C、D信号由“0”变为“1”时，电路的tpHL达到最大；当A、B其中之一保持为“1”，C保持为“1”，D从“1”变为“0”时，电路的tpLH达到最大。4、下图是一个D触发器的电路图，计算Q和QN要从I12（nand2）得到正确的值，CK信号保持高电平的时间是多少？使用下表给出的时间参数。计算时钟上升沿之前D需要保持稳定的最短时间是多少？，即I12和I13要能够从D（或者D的非）得到正确的值。解：a）当I12输出为高电平“1”时，该信号经过I16、I22到达Q；经过I3、I17、I23到达NQ。先计算到达Q的传输时间，信号“1”通过I16经历nand2的下降延时250ps变为“0”，通过I22经历nand3的上升延时325ps到达Q，所以I12的输出信号“1”需经过575ps；再计算到达NQ的传输时间，信号“1”通过I13经历inv的下降延时100ps变为“0”，通过I17经历nand2的上升延时250ps变为“1”，此时需要等待Q的信号，由前面计算信号到达Q的时间为575ps350ps，所以信号到达NQ的时间为到达Q的时间加上一个nand3的输出时间的最大时间，即TPLH，则到达NQ的时间为575ps+325ps=900ps.所以此时CK信号保持高电平的时间为900ps。当I12输出为高电平“0”时，同上计算，到达NQ的时间150ps+250ps+325ps=725ps，到达Q的时间为725ps+325ps=1050ps，所以此时CK信号保持高电平的时间为1050ps。综上所在CK信号保持高电平的时间为max(900,1050)1050pspsps。b）当D=“0”时，使I12正确输出需要经过I1、I11、I13、I12，所以延时为150ps+250ps+250ps+250ps=900ps；当D=“1”时,使I12正确输出需要经过I10、I12，所以延时为250ps+250ps=500ps。综上时钟上升沿之前D需要保持稳定的最短时间为max(500,900)900pspsps