搜索
“嵌入式系统专题实验”实验报告六实验日期：2015年11月22日提交日期：2015年11月29日班级：姓名：学号：一、实验简介与目的这部分分成若干实验，首先我们将使用标准Simulink模块搭建一个降频器，计算过程采用双精度。之后我们将考虑如何优化各组件使之适用于实现FPGA。实验基本内容：1.1使用DSP完成降频1.2CIC滤波器在降频中的使用二、实验内容与步骤2.1设计降频器打开以下系统：\downconversion\mixer\rf_signal.mdl在本例中源信号被存在文件中并且采样频率为fs=10Mhz。有用信号的频谱被调制在1.8MHz，整个5MHz频率范围内的无用信号包括噪声分量和3MHz频率附近的附加干扰信号。具体的频谱如下图所示：运行该系统，并观察接收信号，正如上图所示，频谱中包含了两种明显不同的组成分量：第一种位于1.8MHz附近，它由几种不同的谐波分量组成；第二种为干扰信号，中心频率位于3MHz附近。为了解释清楚降频器是如何工作的，我们将使用XilinxSystemGenerator搭建一套系统用于解调1.8MHz附近的频率分量至基带。请按照以下步骤进行：2.1.1我们可以使用1.8MHz的cosine正弦波与信号相乘来达到降频的目的。打开以下系统：\downconversion\mixermixer.mdl2.1.2设计一个低通滤波器：保留1.8MHz频率分量，对3MHz的信号分量衰减至少60dB。可以使用Simulink中的FDATool设计该滤波器：\downconversion\mixer\lpfilter.mdl2.1.3假定原始信号带宽为1MHz，在滤波器的输出端将该信号减采样50倍：\downconversion\mixer\decimate.mdl2.1.4验证降频器正常工作。2.2设计带有CIC滤波的降频器在本实验中，我们将设计一个带有CIC滤波的数字降频器。目标信号频率范围为0–100kHz如下所示；采样频率10MHz：最终的采样率设定为250kHz，因此我们在输出端将信号减采样40。打开以下系统：\downconversion\filter_10MHz\filter_10MHz.mdl2.2.1查看该系统中使用的低通滤波器参数。将其与等价CIC低通滤波器作比较。2.2.2打开以下系统：\downconversion\cic_10MHz\cic_10MHz.mdl该系统只是前一个系统中的CIC低通滤波环节。2.1.3使用SystemGenerator，整理记录CIC设计用于FPGA实现的结果数据。三、实验结果生成部件后：数据记录：ReportResultValuesNumberofExternalIOBs46outof556(8%)Numberofslices7461outof13696(54%)Postplace&routestatictimingreportMinimumPeriod5.646nsMaximumFrequency177.117MHz四、结论与感想本次实验主要讲述了用于实现数字降频的硬件组件。我了解到降频器用于将射频信号降至中频或基频，从根本上说降频包括了将有用信号降至低频并去除无用信号，同时以合适的采样速率对包含信息的信号进行重采样。六次实验使我对嵌入式系统有了更深刻的理解。本课程即将结束，但学习的旅程不会就此终结。课后我会继续学习有关这方面的知识，不断充实自己。衷心感谢老师课内课外的耐心指导。