计算机专接本之微机原理-5存储器

第5章存储器考试大题出题章节2新曙光专接本培训5.1半导体存储器的性能特点和分类5.2随机存取存储器5.3只读存储器5.4半导体存储器接口技术3新曙光专接本培训5.1半导体存储器的性能特点和分类5.1.1.半导体存储器的分类5.1.2半导体存储器的主要性能指标5.1.3半导体存储芯片的组成4新曙光专接本培训5.1.1.半导体存储器的分类（1）随机存取存储器RAM信息可以随时写入或读出关闭电源后所存信息将全部丢失静态RAM采用双稳电路存储信息，而动态RAM是以电容上的电荷存储信息。静态RAM速度更快，而动态RAM的集成度更高、功耗和价格更低，动态RAM必须定时刷新。（2）只读存储器ROMROM是一种在工作过程中只能读不能写的非易失性存储器掉电后所存信息不会丢失5新曙光专接本培训半导体存储器随机存取存储器（RAM）只读存储器（ROM）静态RAM（SRAM）动态RAM（DRAM）掩膜式ROM可编程ROM（PROM）可擦除PROM（EPROM）电可擦除PROM（E2PROM）按存取方式分类6新曙光专接本培训5.1.2半导体存储器的主要性能指标存储容量存取速度功耗可靠性性价比7新曙光专接本培训主要性能指标存储容量：存储器所能记忆信息的多少即存储器所包含记忆单元的总位数称为存储容量。存取速度从CPU给出有效的存储地址到存储器给出有效数据所需的时间功耗功耗反映了存储器耗电的多少，同时也相应地反映了发热程度（温度会限制集成度的提高）。可靠性以平均无故障时间（MTBF）来衡量。平均无故障时间可以理解为两次故障之间的平均时间间隔。性价比衡量存储器的经济性能，它是存储容量、存取速度、可靠性、价格等的一个综合指标8新曙光专接本培训5.1.3半导体存储芯片的组成存储体地址译码器控制逻辑电路数据缓冲器9新曙光专接本培训半导体存储芯片的组成1．存储体存储芯片的主体，它由若干个存储单元组成。每个存储单元有一个地址（称为存储单元地址）存储体总是按照二维矩阵的形式来排列存储元电路。体内基本存储元的排列结构通常有两种。一种是“多字一位”结构（简称位结构），例如，1K×1位，4K×1位。另一种排列是“多字多位”结构（简称字结构），如静态RAM的6116为2K×8，6264为8K×8等。2．地址译码器接收来自CPU的N位地址，经译码后产生2n个地址选择信号3．控制逻辑电路接收片选信号及来自CPU的读/写控制信号，形成芯片内部控制信号4．数据缓冲器用于暂时存放来自CPU的写入数据或从存储体内读出的数据。10新曙光专接本培训存储芯片组成示意图R/WCSm10n位地址地址译码器存储矩阵控制逻辑数据缓冲器m位数据11新曙光专接本培训5.2随机存取存储器1静态RAM2动态RAM3PC机内存条12新曙光专接本培训符号名称功能说明A0~A9地址线接相应地址总线，用来对某存储单元寻址I/O1~I/O4双向数据线用于数据的写入和读出(4位)片选线低电平时，选中该芯片写允许线VCC电源线＋5V常用的SRAM芯片有:2114（1K×4）、6116（2K×8）、6232（4K×8）、6264（8K×8）、和62256（32K×8）等。WECSCS=0时写入数据WE=0，表Intel2114芯片引脚功能说明1．SRAM13新曙光专接本培训2114SRAM结构框图及引脚GND1182114910A6A5A4A3A0A1A2CSVCCA7A8A9I/O1I/O2I/O3I/O4WE14新曙光专接本培训2．DRAM（1）DRAM芯片的结构特点DRAM与SRAM一样，都是由许多基本存储元电路按行、列排列组成二维存储矩阵DRAM芯片都设计成位结构形式，即每个存储单元只有一位数据位，一个芯片上含有若干字。如4K×1位，8K×1位，16K×1位，64K×1位或256K×1位等DRAM芯片集成度高，存储容量大，因而要求地址线引脚数量多DRAM芯片常将地址输入信号分成两组，采用两路复用锁存方式，即分两次把地址送入芯片内部锁存起来，以减少引脚数量。15新曙光专接本培训（2）DRAM的刷新刷新就是不断地每隔一定时间（一般每隔2ms）对DRAM的所有单元进行读出，经读出放大器放大后再重新写入原电路中，以维持电容上的电荷，进而使所存信息保持不变对DRAM的刷新是按行进行的，每刷新一次的时间称为刷新周期。从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍所用的时间间隔称为最大的刷新时间间隔，一般为2ms。典型DRAM芯片DRAM芯片常用的有：Intel2116（16K×1位）、2164（64K×1位）16新曙光专接本培训例题1、已知单片6116芯片的地址线是11位，每个存储单元是8位，求其存储容量?解:因为可编址范围211，即M＝211，每个存储单元可存8位，即N＝8，所以，6116的存储容量=211×8=2×1024×8=2K×8＝2KB17新曙光专接本培训2、若要组成64K字节的存储器，以下芯片各需几片?①6116(2K×8)②4416(16K×4)解:①(64K×8)÷(2K×8)=32(片)②(64K×8)÷(16K×4)=8(片)18新曙光专接本培训3.PC机内存条1．SDRAM（SynchronousDRAM,同步内存）采用了多体存储器结构和突发模式，为双存储体结构，也就是有两个存储阵列，一个被CPU读取数据时，另一个已经做好被读取的准备，两者相互自动切换。2．DDR（DoubleDataRate,双倍数据速率）SDRAM传统的SDRAM内存只在时钟周期的上升沿传输指令、地址和数据，而DDRSDRAM内存的数据线有特殊的电路，可以让它在时钟的上下沿都传输数据。19新曙光专接本培训5.3典型的EPROM/E2PROM芯片EPROM的典型芯片有Intel2716（2K×8）2732（4K×8）2764（8K×8）27128（16K×8）27256（32K×8）27512（64K×8）E2PROM的典型芯片有2K×8的Intel2816、2817、2816A、2817A8K×8的2864A、2816A、2817A20新曙光专接本培训FlashROM从原理上看，FLASHMemory属于ROM型存储器，但是它可以随时改写信息；从功能上看，它又相当于RAM。21新曙光专接本培训5.4存储器接口技术1存储器与CPU接口的一般问题2存储器与地址总线的连接3存储器与控制总线、数据总线的连接4存储器接口举例22新曙光专接本培训5.4.1存储器与CPU接口的一般问题CPU总线的负载能力存储器与CPU之间的时序配合存储芯片的选用和地址分配微处理器CPU存储器I/O接口I/O设备数据总线控制总线地址总线23新曙光专接本培训1．CPU总线的负载能力一般小型系统中，CPU可直接与存储器芯片相连。而在较大系统中，当总线负载数超过限定时应当加接驱动器。地址线、控制线时是单向的，故采用单向驱动器，如74LS244，Intel8282等，而数据线是双向传动的，故采用双向驱动器，如74LS245、Intel8286/8287等。24新曙光专接本培训2．存储器与CPU之间的时序配合选用存储芯片时，必须考虑它的存取速度和CPU速度的匹配问题，即时序配合。为了使CPU能与不同速度的存储器相连接，一种常用的方法是使用“等待申请”信号。该方法是在CPU设计时设置一条“等待申请”输入线。若与CPU连接的存储器速度较慢，使CPU在规定的的读/写周期内不能完成读/写操作，则在CPU执行访问存储器指令时，由等待信号发生器向CPU发出“等待申请”信号，使CPU在正常的读/写周期之外再插入一个或几个等待周期Tw，以便通过改变指令的时钟周期数使系统速度变慢，从而达到与慢速存储器匹配的目的。25新曙光专接本培训3．存储芯片的选用和地址分配存储芯片类型和芯片型号的选择因素存放对象存储容量存取速度结构价格。26新曙光专接本培训5.4.2存储器与地址总线的连接★★存储器与地址总线的连接，本质上就是在地址分配的基础上实现地址译码，保证CPU能对存储器中所有单元正确寻址。它包括两方面内容：一是高位地址线译码，用以选择存储芯片；二是低位地址线连接，用以通过片内地址译码器选择存储单元。全译码法部分译码法线选法27新曙光专接本培训数据线IO/M高位地址CPU（子系统）WR低位地址RAMCSWE芯片地址ROMCS芯片地址译码器ABDB28新曙光专接本培训1．全译码法全译码法是指将地址总线中除片内地址以外的全部高位地址接到译码器的输入端参与译码。采用全译码法，每个存储单元的地址都是唯一的，不存在地址重叠，但译码电路较复杂，连线也较多。全译码法可以提供对全部存储空间的寻址能力。当存储器容量小于可寻址的存储空间时，可从译码器输出线中选出连续的几根作为片选控制，多余的令其空闲，以便需要时扩充。29新曙光专接本培训例5-1设CPU寻址空间为64KB（地址总线为16位），存储器由8片容量为8KB的芯片构成。A13～A153-8译码器Y0Y1Y7A0～A128KB（1）CS8KB（2）CS8KB（8）CS全译码法结构图30新曙光专接本培训2．部分译码法部分译码法是将高位地址线中的一部分（而不是全部）进行译码，产生片选信号。该方法常用于不需要全部地址空间的寻址能力，但采用线选法地址线又不够用的情况。采用部分译码法时，由于未参加译码的高位地址与存储器地址无关，因此存在地址重叠问题。当选用不同的高位地址线进行部分译码时，其译码对应的地址空间不同。31新曙光专接本培训例5-2CPU地址总线为16位，存储器由4片容量为8KB的芯片构成时，采用部分译码法寻址32KB。Y1Y0Y2Y3A14A132-4译码器8KB（1）CS8KB（4）CS8KB（2）CS8KB（3）CSA15（不参加译码）A0～A12部分译码法结构32新曙光专接本培训3．线选法线选法是指高位地址线不经过译码，直接作为存储芯片的片选信号。每根高位地址线接一块芯片，用低位地址线实现片内寻址。线选法的优点是结构简单，缺点是地址空间浪费大，整个存储器地址空间不连续，而且由于部分地址线未参加译码，还会出现地址重叠。33新曙光专接本培训例5-3假定某微机系统的存储容量为8KB，CPU寻址空间为64KB（即地址总线为16位），所用芯片容量为2KB（即片内地址为11位）。A0～A10（1）2KBCS（4）2KBCS（2）2KBCS（3）2KBCS1111A11A12A13A14线选法结构图34新曙光专接本培训5.4.3存储器与控制总线、数据总线的连接存储器与控制总线的连接存储器与数据总线的连接35新曙光专接本培训1．存储器与控制总线的连接与控制总线有关的外部接口信号线有：读写控制线。对于工作速度与CPU大体相当的SRAM和各种ROM存储芯片，只需将存储芯片的读/写控制端直接连到CPU总线或系统总线的相应功能端即可。如果存储芯片的工作速度比较慢，以至于不能在CPU的读写周期内完成读数、写数操作，那么CPU就需要在正常的读写周期之外再插入一个或几个等待周期，以实现读写时序的匹配与操作的同步。36新曙光专接本培训2．存储器与数据总线的连接在微机中，无论字长是多少，一般每个存储模块（8位机为单存储模块，16位机为双模块，32位机为4模块）都是以一个字节为基本单位来划分存储单元的，即每8位为一个存储单元，对应一个存储地址。当用这些存储字长不是8位的芯片构成内存时，必须用多片合在一起并行构成具有8位字长的存储单元。而在用多片构成存储单元时，它们的地址线、控制线完全是并联在一起的，数据线则分别接在数据总线的不同位线上。当内存系统的存储器芯片数较多时，基于对总线负载能力的考虑，在数据总线与存储器数据线之间应采用双向驱动器。37新曙光专接本培训存储器容量的扩充当一片存储器芯片的容量不能满足系统要求时，需多片组合以扩充位数或单元数。这就是所谓的存储器容量扩充。字扩充（串联）：