计算机系统结构简答。填空

整理文档很辛苦,赏杯茶钱您下走!

免费阅读已结束,点击下载阅读编辑剩下 ...

阅读已结束,您可以下载文档离线阅读编辑

资源描述

存储程序计算机:冯·诺依曼结构计算机。其基本点是指令驱动。程序预先存放在计算机存储器中,机器一旦启动,就能按照程序指定的逻辑顺序执行这些程序,自动完成由程序所描述的处理工作。兼容机:由不同公司厂家生产的具有相同系统结构的计算机。系列机:由同一厂家生产的具有相同系统结构、但具有不同组成和实现的一系列不同型号的JSJ软件兼容:一个软件可以不经修改或者只需少量修改就可以由一台计算机移植到另一台计算机上运行。差别只是执行时间的不同。并行性:计算机系统在同一时刻或者同一时间间隔内进行多种运算或操作。只要在时间上相互重叠,就存在并行性。它包括同时性与并发性两种含义。寻址方式:指令系统中如何形成所要访问的数据的地址。一般来说,寻址方式可以指明指令中的操作数是一个常数、一个寄存器操作数或者是一个存储器操作数。流水线技术:将一个重复的时序过程,分解成为若干个子过程,而每一个子过程都可有效地在其专用功能段上与其它子过程同时执行。VictimCache:位于Cache和存储器之间的又一级Cache,容量小,采用全相联策略。用于存放由于失效而被丢弃(替换)的那些块。每当失效发生时,在访问下一级存储器之前,先检查VictimCache中是否含有所需块。机群:由多台同构或异构的独立计算机通过高性能网络或局域网互连在一起,协同完成特定的并行计算任务的并行计算机网络。Amdahl定律:当对一个系统中的某个部件进行改进后,所能获得的整个系统性能的提高,受限于该部件的执行时间占总执行时间的百分比。程序的局部性原理:程序执行时所访问的存储器地址不是随机分布的,而是相对地簇聚。包括时间局部性和空间局部性。多处理机系统:两个或两个以上CPU通过高速互联网连接,在统一的OS管理下实现指令以上级并行的计算机系统叫处理机系统并行计算是指同时对多个任务或多条指令、或对多个数据项进行处理。完成此项处理的计算机系统称为并行计算机系统,它是将多个处理器通过网络以一定的连接方式有序地组织起来。结构相关:当硬件资源满足不了同时重叠执行的指令的要求,而发生资源冲突时,就产生了结构相关。数据相关:当一条指令需要用到前面某条指令的结果,而这些指令都在流水线中重叠执行时,就称为数据相关。控制相关:当流水线遇到分支指令和其他能够改变PC值的指令时,就会发生控制相关。数据表示:硬件结构能够识别、指令系统可以直接调用的那些数据结构。互连网络:一种由开关元件按照一定的拓扑结构和控制方式构成的网络,用来实现计算机系统中结点之间的相互连接。在拓扑上,互连网络是输入结点到输出结点之间的一组互连或映象。存储器的三个主要指标:速度,容量,价格CPU中存储操作数的存储单元:堆栈型机器,累加器型机器,通用寄存器型机器对指令系统的基本要求:完整性,规整性,正交性,高效性,兼容性解决流水线瓶颈问题:细分瓶颈段,重复设置瓶颈段通道:字节多路通道,数组多路通道,选择通道输入出系统:输入输出设备,集中式共享存储器设备,输入输出操作有关的分布式存储器设备云计算特点:可定制,弹性,虚拟化机群系统特点:系统开发周期短,可靠性高,可扩放性强,性能价格比高,用户编程方便。总线监听协议解决cache一致性问题衡量流水线性能主要指标:吞吐率,加速比,效率减少流水线分支延迟的静态方法:冻结或排空流水线,预测分支失败,预测分支成功,延迟分支1.2试用实例说明计算机系统结构、计算机组成与计算机实现之间的相互关系。答:如在设计主存系统时,确定主存容量、编址方式、寻址范围等属于计算机系统结构。确定主存周期、逻辑上是否采用并行主存、逻辑设计等属于计算机组成。选择存储芯片类型、微组装技术、线路设计等属于计算机实现。计算机组成是计算机系统结构的逻辑实现。计算机实现是计算机组成的物理实现。一种体系结构可以有多种组成。一种组成可以有多种实现。2.4简述CISC指令集结构功能设计的主要目标。从当前的计算机技术观点来看,CISC指令集结构的计算机有什么缺点?主要目标是增强指令功能,把越来越多的功能交由硬件来实现,并且指令的数量也是越来越多。缺点(1)CISC结构的指令集中,各种指令的使用频率相差悬殊。(2)CISC结构指令的复杂性带来了计算机体系结构的复杂性,这不仅增加了研制时间和成本,而且还容易造成设计错误。(3)CISC结构指令集的复杂性给VLSI设计增加了很大负担,不利于单片集成。4)CISC结构的指令集中,许多复杂指令需要很复杂的操作,因而运行速度慢。(5)在CISC结构的指令集中,由于各条指令的功能不均衡性,不利于采用先进的计算机体系结构技术来提高系统的性能。2.5RISC指令集结构的设计原则。(1)选取使用频率最高的指令,并补充一些最有用的指令(2)每条指令的功能应尽可能简单,并在一个机器周期内完成(3)所有指令长度均相同(4)只有Load和Store操作指令才访问存储器,其它指令操作均在寄存器之间进行;(5)以简单有效的方式支持高级语言。改进Cache性能:降低失效率,减小失效开销,减少命中时间。5.1按产生失效的原因,分为三种失效(3C):(1)强制性失效:当第一次访问一个块时,由于该块不在Cache中,所以必须从主存调入Cache,这就是强制性失效。(冷启动失效,首次访问失效。)(2)容量失效:如果Cache不能容纳程序执行时所需的所有存储块,则当某些块被替换后,若又重新被访问,就会发生失效。这种失效称为容量失效。(3)冲突失效:在组相联或直接映象Cache中,若太多的块映象到同一组(块)中,则会出现该组中某个块被别的块替换(即使别的组或块有空闲位置),然后又被重新访问的情况。这就是发生了冲突失效。(碰撞失效,干扰失效)原因:由于对某些组的块数的要求超过n(路数)5.2降低Cache失效率有哪几种方法?简述其基本思想。(1)增加Cache块大小。增加块大小利用了程序的空间局部性。(2)提高相联度,降低冲突失效。(3)VictimCache,降低冲突失效在Cache和其下一级存储器的数据通路之间增设一个全相联的小Cache,存放因冲突而被替换出去的那些块。每当发生不命中时,在访问下一级存储器之前,先检查“牺牲”Cache中是否含有所需的块。如果有,就将该块与Cache中某个块做交换,把所需的块从“牺牲”Cache调入Cache。(4)伪相联Cache,降低冲突失效。当对伪相联Cache进行访问时,首先是按与直接映象相同的方式进行访问。如果命中,则从相应的块中取出所访问的数据,送给CPU,访问结束。如果不命中,就将索引字段的最高位取反,然后按照新索引去寻找“伪相联组”中的对应块。如果这一块的标识匹配,则称发生了“伪命中”。否则,就访问下一级存储器。(5)硬件预取技术。在处理器提出访问请求前预取指令和数据。(6)由编译器控制的预取,硬件预取的替代方法,在编译时加入预取的指令,在数据被用到之前发出预取请求。(7)编译器优化,通过对软件的优化来降低失效率。5.3简述减小Cache失效开销的几种方法。答:让读失效优先于写、写缓冲合并、请求字处理技术、非阻塞Cache或非锁定Cache技术、采用二级Cache。5.4减少命中时间:容量小、结构简单的Cache好处:1硬件越简单,速度就越快2足够小容量Cache便于与处理机坐在同一芯片上6.6简述通道完成一次数据传输的主要过程。(1)在用户程序中使用访管指令进入管理程序,由CPU通过管理程序组织一个通道程序,并启动通道。(2)通道处理机执行CPU为它组织的通道程序,完成指定的数据I/O工作。(3)通道程序结束后向CPU发中断请求。CPU响应这个中断请求后,第二次进入操作系统,调用管理程序对I/O中断请求进行处理。1.0提高并行性的技术途径?时间重叠:资源重复,资源共享时间重叠:在并行性概念中引入时间因素,让多个处理过程在时间上相互错开,轮流重叠地使用同一套硬件设备的各个部分,以加快硬件周转而赢得速度。资源重复:在并行性概念中引入空间因素,以数量取胜。通过重复设置硬件资源,大幅度地提高计算机系统的性能。资源共享:这是一种软件方法,它使多个任务按一定时间顺序轮流使用同一套硬件设备。1.3计算机系统结构的Flynn分类法是按什么来分类的?共分为哪几类?答:Flynn分类法是按照指令流和数据流的多倍性进行分类。把计算机系统的结构分为:单指令流单数据流SISD,单指令流多数据流SIMD,多指令流单数据MISD,多指令流多数据流MIMD1.4计算机系统设计中经常使用的4个定量原理是什么?并说出它们的含义。答:(1)以经常性事件为重点。在计算机系统的设计中,对经常发生的情况,赋予它优先的处理权和资源使用权,以得到更多的总体上的改进。(2)Amdahl定律。加快某部件执行速度所获得的系统性能加速比,受限于该部件在系统中所占的重要性。(3)CPU性能公式。执行一个程序所需的CPU时间=IC×CPI×时钟周期时间。(4)程序的局部性原理。程序在执行时所访问地址的分布不是随机的,而是相对地簇聚。1.5计算机系统中并行性等级从低到高可分为哪几级?答:从处理数据的角度来看,并行性等级从低到高可分为:(1)字串位串:每次只对一个字的一位进行处理。这是最基本的串行处理方式,不存在并行性;(2)字串位并:同时对一个字的全部位进行处理,不同字之间是串行的。已开始出现并行性;(3)字并位串:同时对许多字的同一位(称为位片)进行处理。这种方式具有较高的并行性;(4)全并行:同时对许多字的全部位或部分位进行处理。这是最高一级的并行。从执行程序的角度来看,并行性等级从低到高可分为:(1)指令内部并行:单条指令中各微操作之间的并行;(2)指令级并行:并行执行两条或两条以上的指令;(3)线程级并行:并行执行两个或两个以上的线程,通常是以一个进程内派生的多个线程为调度单位;(4)任务级或过程级并行:并行执行两个或两个以上的过程或任务(程序段),以子程序或进程为调度单元;(5)作业或程序级并行:并行执行两个或两个以上的作业或程序。2.2指令集应满足哪几个基本要求?完整性、规整性、高效率和兼容性。完整性是指在一个有限可用的存储空间内,对于任何可解的问题,编制计算程序时,指令集所提供的指令足够使用。规整性主要包括对称性和均匀性。对称性是指所有与指令集有关的存储单元的使用、操作码的设置等都是对称的。均匀性是指对于各种不同的操作数类型、字长、操作种类和数据存储单元,指令的设置都要同等对待。高效率是指指令的执行速度快、使用频度高。2.3指令集结构设计所涉及的内容有哪些?答:(1)指令集功能设计:主要有RISC和CISC两种技术发展方向;(2)寻址方式的设计:设置寻址方式可以通过对基准程序进行测试统计,察看各种寻址方式的使用频率,根据适用频率设置必要的寻址方式。(3)操作数表示和操作数类型:主要的操作数类型和操作数表示的选择有:浮点数据类型、整型数据类型、字符型、十进制数据类型等等。(4)寻址方式的表示:可以将寻址方式编码于操作码中,也可以将寻址方式作为一个单独的域来表示。(5)指令集格式的设计:有变长编码格式、固定长度编码格式和混合型编码格式3种。2.1指令中表示操作数类型的方法有哪几种?答:操作数类型有两种表示方法:(1)操作数的类型由操作码的编码指定,这是最常见的一种方法;(2)数据可以附上由硬件解释的标记,由这些标记指定操作数的类型,从而选择适当的运算。2.2表示寻址方式的主要方法有哪些?简述这些方法的优缺点。答:表示寻址方式有两种常用的方法:(1)将寻址方式编于操作码中,由操作码在描述指令的同时也描述了相应的寻址方式。这种方式译码快,但操作码和寻址方式的结合不仅增加了指令的条数,导致了指令的多样性,而且增加了CPU对指令译码的难度。(2)为每个操作数设置一个地址描述符,由该地址描述符表示相应操作数的寻址方式。这种方式译码较慢,但操作码和寻址独立,易于指令扩展。2.3通常有哪几种指令格式,请简述其适用范围。答:(1)变长编码格式。如果系统结构设计者感兴趣的是程序的目标代码大小,而不是性能,就可以采用变长编码格式。(2)固定长度编码格式。如果感兴趣

1 / 5
下载文档,编辑使用

©2015-2020 m.777doc.com 三七文档.

备案号:鲁ICP备2024069028号-1 客服联系 QQ:2149211541

×
保存成功