计算机组成原理(4.

第４章存储器4.1概述4.2主存储器4.3高速缓冲存储器4.4辅助存储器重点：1、存储系统层次结构；2、各类存储器的工作原理，以及各类存储器在存储系统层次结构中的作用。难点：1、存储器和CPU的连接；2、Cache-主存地址映象。4.1概述一、存储器分类1.按存储介质分类(1)半导体存储器(2)磁表面存储器(3)磁芯存储器(4)光盘存储器易失TTL、MOS磁头、载磁体硬磁材料、环状元件激光、磁光材料非易失寄存0、1代码的物质或元器件(1)存取时间与物理地址无关（随机访问）•顺序存取存储器磁带2.按存取方式分类(2)存取时间与物理地址有关（串行访问）•随机存储器•只读存储器•直接存取存储器磁盘可读可写只读磁盘、磁带、光盘FlashMemory存储器主存储器辅助存储器MROMPROMEPROMEEPROM（BIOS）RAMROM静态RAM（Cache）动态RAM（内存条）3.按在计算机中的作用分类(FlashMemory）【4.2四、只读存储器（ROM）1.掩模ROM(MROM)行列选择线交叉处有MOS管为“1”行列选择线交叉处无MOS管为“0”2.PROM(一次性编程)VCC行线列线熔丝熔丝断为“0”为“1”熔丝未断3.EPROM(多次性编程)(1)N型沟道浮动栅MOS电路G栅极S源D漏紫外线全部擦洗D端加正电压形成浮动栅S与D不导通为“0”D端不加正电压不形成浮动栅S与D导通为“1”SGDN+N+P基片GDS浮动栅SiO2+++++___…控制逻辑Y译码X译码数据缓冲区Y控制128×128存储矩阵……PD/ProgrCSA10A7…A6A0……DO0…DO7112…A7A1A0VSSDO2DO0DO1…27162413…VCCA8A9VPPCSA10PD/ProgrDO3DO7…(2)2716EPROM的逻辑图和引脚PD/ProgrPD/Progr功率下降/编程输入端读出时为低电平4.EEPROM(多次性编程,28系列)5.FlashMemory(闪速型存储器)以EEPROM为基础，利用隧道效应完成存储操作。每次擦除不是一个字节，而是每次擦除一个块或整个芯片，然后再进行重写，因此比传统EEPROM速度更快。】高低小大快慢辅存寄存器缓存主存磁盘光盘磁带光盘磁带速度容量价格位／1.存储器三个主要特性的关系二、存储器的层次结构CPUCPU主机缓存CPU主存辅存2.缓存主存层次和主存辅存层次缓存主存辅存主存虚拟存储器10ns20ns200nsms虚地址逻辑地址实地址物理地址主存储器（速度）（容量）（1）层次结构核心关系CPU与主存关系（2）层次结构形成的可能性（3）层次结构的组织原则程序运行局部性原理一致性原则时间的局部性空间的局部性包含性原则同一信息同时存放在几个层次且保持一致内层存储介质中的信息被包含在外层存储介质中（4）虚拟存储系统依据程序运行局部性原理逻辑上对内存容量扩充具有请求调入、置换功能逻辑容量确定于内存和辅存容量之和运行速度接近于内存每位成本接近于辅存虚地址实地址由硬件和操作系统完成对程序员透明4.2主存储器一、概述1.主存的基本组成存储体驱动器译码器MAR控制电路读写电路MDR地址总线数据总线读写……………CPU可直接访问的存储空间2.主存和CPU的联系MDRMARCPU主存读数据总线地址总线写设地址线24根按字节寻址按字寻址若字长为16位按字寻址若字长为32位3.主存中存储单元地址分配（存储器基本管理---字节管理）224=16M8M4Ma.寻址范围：若字长为16位:WHWL(存储器基本管理---字节管理)高位字节地址为字地址：0字节地址452314字地址20WHWL字节地址字地址543210420b.字节地址与字地址：若字长为16位:WHWL(存储器基本管理---字节管理)低位字节地址为字地址：0字节地址452314字地址20WLWH字节地址字地址452301420(2)存储速度4.主存的技术指标(1)存储容量(3)存储器的带宽主存存放二进制代码的总位数读出时间写入时间存储器的访问时间•存取时间•存取周期读周期写周期连续两次独立的存储器操作（读或写）所需的最小间隔时间位/秒二、半导体存储芯片简介1.半导体存储芯片的基本结构译码驱动存储矩阵读写电路片选线读/写控制线地址线…数据线…片选线读/写控制线（低电平写高电平读）（允许读）CSCEWE（允许写）WEOE？0,015,015,70,7读/写控制电路地址译码器字线015……16×8矩阵………07D07D位线读/写选通A3A2A1A0……2.半导体存储芯片的译码驱动方式(1)线选法（单译码）00000,00,7…0…07…D07D读/写选通读/写控制电路A3A2A1A0A40,310,031,031,31Y地址译码器X地址译码器32×32矩阵……A9I/OA8A7A56AY0Y31X0X31D读/写……(2)重合法（双译码）00000000000,031,00,31……I/OD0,0读？三、随机存取存储器(RAM)1.静态RAM(SRAM)(1)静态RAM基本电路A´触发器非端1T4T~触发器5TT6、行开关7TT8、列开关7TT8、一列共用A触发器原端T1~T4T5T6T7T8A´A写放大器写放大器DIN写选择读选择DOUT读放位线A位线A´列地址选择行地址选择T1~T4(2)静态RAM芯片举例①Intel2114外特性存储容量1K×4位（64×16×4位）I/O1I/O2I/O3I/O4A0A8A9WECSVCCGNDIntel2114…②Intel2114RAM矩阵(64×16×4)A3A4A5A6A7A8A0A1A2A915…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS第一组第二组第三组第四组第一组第二组第三组第四组15…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS0000000000②Intel2114RAM矩阵(64×64)读150311647326348…………15…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS0000000000…………第一组第二组第三组第四组②Intel2114RAM矩阵(64×64)读150311647326348…………0163248读写电路读写电路读写电路读写电路0…164832………I/O1I/O2I/O3I/O4ACSDOUT地址有效地址失效数据有效数据稳定(3)静态RAM读时序tAtCOtOHAtRC片选有效读周期tRC地址有效下一次地址有效读时间tA地址有效数据稳定tCO片选有效数据稳定tOHA地址失效后的数据维持时间DD预充电信号读选择线写数据线写选择线读数据线VCgT4T3T2T1(1)动态RAM基本单元电路2.动态RAM(DRAM)数据线CsT字线三管MOSDRAM单管MOSDRAM(3)动态RAM的刷新电容电荷维持时间1~2ms（4ms、8ms）每2ms存储单元状态恢复（再生）(4)动态RAM的特点集成度高功耗低……(2)动态RAM工作逻辑写读+再生刷新（再生）时序与控制行时钟列时钟写时钟WERASCASA'6A'0存储单元阵列基准单元行译码列译码器再生放大器列译码器读出放大基准单元存储单元阵列行译码I/O缓存器数据输出驱动数据输入寄存器DINDOUT~行地址缓存器列地址缓存器单管动态RAM4116(16K×1位)外特性DINDOUTA'6A'0~动态RAM4116读时序：刷新周期：从上一次对整个存储器刷新结束到本次对整个存储器全部刷新一遍为止的时间间隔。(5)动态RAM刷新刷新控制：逐行（或逐列）硬件实现“透明”刷新方式：逐行：刷新与行地址有关“死时间”：由于刷新不能进行正常读、写操作时间。①集中刷新（设：存取周期为0.5s）“死时间率”为：128/4000×100%=3.2%“死区”为：0.5s×128=64s周期序号地址序号tc0123871387201tctctctc3999VW01127读/写或维持刷新读/写或维持3872个周期（1936s）128个周期（64s）刷新时间间隔（2ms）刷新序号••••••tcXtcY••••••以128×128矩阵为例2ms/0.5s=4000tC=tM+tR读写刷新无“死区”②分散刷新（设：存取周期为1s）(存取周期为0.5s+0.5s)以128×128矩阵为例W/RREF0W/RtRtMtCREF126REF127REFW/RW/RW/RW/R刷新间隔128个存取周期…③分散刷新与集中刷新相结合（异步刷新）对于128×128的存储芯片（存取周期为0.5s）将刷新安排在指令译码阶段，不会出现“死区”。取每隔15.6s刷新一行每行每隔2ms刷新一次W/RW/RW/RW/RW/RW/RW/RW/RREFREFtCμs0.5μs0.5μs0.5tC15.6μs15.6μs2ms/128=15.625s“死时间率”：15.6s/0.5s×100%=3.2%基本刷新周期：器件本身刷新逻辑所需刷新周期。实际刷新周期：采用某种刷新方式后，实际存在的刷新周期。3.动态RAM和静态RAM的比较DRAMSRAM存储原理集成度芯片引脚功耗价格速度刷新电容触发器高低少多小大低高慢快有无主存缓存主存和CPU的联系：MDRMARCPU主存读数据总线地址总线写五、存储器与CPU的连接用1K×4位存储芯片组成1K×8位的存储器？片1.存储器容量的扩展(1)位扩展（增加存储字长）10根地址线8根数据线DD……D0479AA0•••21142114CSWE2片(2)字扩展（增加存储字的数量）用1K×8位存储芯片组成2K×8位的存储器11根地址线8根数据线？片2片1K×8位1K×8位D7D0•••••••••••••••WEA1A0•••A9CS0A101CS1A10：线译码产生片选信号(3)字、位扩展用1K×4位存储芯片组成4K×8位的存储器8根数据线12根地址线WEA8A9A0...D7D0…A11A10CS0CS1CS2CS3片选译码……………………1K×41K×41K×41K×41K×41K×41K×41K×4？片8片A11A10：部分译码产生片选信号2.存储器与CPU的连接(1)地址线的连接(2)数据线的连接(3)读/写命令线的连接(4)片选线的连接(5)合理选择存储芯片(6)其他时序、负载片选信号的产生：常利用译码器产生线选法（线译码）部分译码法全译码法-----地址唯一、线路复杂例4.1解:(1)写出对应的二进制地址码(2)确定芯片的数量及类型0110000000000000A15A14A13A11A10…A7…A4A3…A0…01100111111111110110100000000000…01101011111111112K×8位1K×8位RAM2片1K×4位ROM1片2K×8位例4.1（P94）(3)分配地址线A10~A0接2K×8位ROM的地址线A9~A0接1K×4位RAM的地址线(4)确定片选信号CBA0110000000000000A15A13A11A10…A7…A4A3…A0…01100111111111110110100000000000…01101011111111112K×8位1片ROM1K×4位2片RAM2K×8位ROM1K×4位RAM1K×4位RAM………&PD/ProgrY5Y4G1CBAG2BG2A……MREQA14A15A13A12A11A10A9A0…D7D4D3D0WR…………(5)CPU与存储器的连接图………(1)“奇偶体”存储器例4.3解:A19~A1D15~D0A0BHED1