搜索
哈工大2002－2003学年秋季学期计算机组成原理试题答案一、填空（12分）1．127；1/512；-1/512-1/32768；-128。2．基地址；偏移量；偏移量；基地址。3．访存冲突；相关问题。4．300ns；310ns。5．指令周期；机器周期；时钟周期；机器周期和时钟周期。二、名词解释(8分)1．微程序控制答：采用与存储程序类似的方法来解决微操作命令序列的形成，将一条机器指令编写成一个微程序，每一个微程序包含若干条微指令，每一条指令包含一个或多个微操作命令。2．存储器带宽答：每秒从存储器进出信息的最大数量，单位可以用字/秒或字节/秒或位/秒来表示。3．RISC答：RISC是精简指令系统计算机，通过有限的指令条数简化处理器设计，已达到提高系统执行速度的目的。4．中断隐指令及功能答：中断隐指令是在机器指令系统中没有的指令，它是CPU在中断周期内由硬件自动完成的一条指令，其功能包括保护程序断点、寻找中断服务程序的入口地址、关中断等功能。三、简答（18分）1．答：总线在完成一次传输周期时，可分为四个阶段：申请分配阶段：由需要使用总线的主模块（或主设备）提出申请，经总线仲裁机构决定下一传输周期的总线使用权授于某一申请者；寻址阶段：取得了使用权的主模块，通过总线发出本次打算访问的从模块（或从设备）的存储地址或设备地址及有关命令，启动参与本次传输的从模块；传数阶段：主模块和从模块进行数据交换，数据由源模块发出经数据总线流入目的模块；结束阶段：主模块的有关信息均从系统总线上撤除，让出总线使用权。2．答：（1）若Cache采用直接相联映像：字块中含64个字节，字块的位数为b=6。Cache中含有256个字块，所以字块地址位数c=8。主存容量为1M字节，总位数为20。主存字块标记位数t=6。（2）若Cache采用四路组相联映像，字块中含64个字节，字块的位数为b=6。Cache中含有256个字块，每组含有4个字块，所以组地址位数q=6。主存容量为1M字节，总位数为20。主存字块标记位数t=8。3．答：设屏蔽位为“1”时表示对应的中断源被屏蔽，屏蔽字排列如下：中断源屏蔽字01234L0L1L2L3L411000010001110111111110014．答：（1）指令字长16位，操作码为7位，寻址特征位2位，地址码7位；（2）27；（3）216；（4）-64~+63．四、（6分）答：被加数为0,101;0.100100，[x]补=00,101;00.100100加数为0,100;1.010100，[y]补=00,100;11.010100（1）对阶：[△j]补=[jx]补-[jy]补=00,101+11,100=00,001即△j=1，则y的尾数向右移一位，阶码相应加1，即[y]’补=00,101;11.101010②求和补x][S+补y][S=补x][S+[Sy]补=00.100100+11.101010=00.001110即[x+y]补=00,101;00.001110尾数出现“00.0”，需左规。③规格化左规后得[x+y]补=00,011;00.111000∴[x+y]补=00,011;00.111000五、（8分）答：DMA方式接口电路的基本组成框图如下：以数据输入为例，具体操作如下：①从设备读入一个字到DMA的数据缓冲寄存器BR中，表示数据缓冲寄存器“满”（如果I/O设备是面向字符的，则一次读入一个字节，组装成一个字）；②设备向DMA接口发请求（DREQ）；③DMA接口向CPU申请总线控制权（HRQ）；④CPU发回HLDA信号，表示允许将总线控制权交给DMA接口；⑤将DMA主存地址寄存器中的主存地址送地址总线；⑥通知设备已被授予一个DMA周期（DACK），并为交换下一个字做准备；⑦将DMA数据缓冲寄存器的内容送数据总线；⑧命令存储器作写操作；⑨修改主存地址和字计数值；⑩判断数据块是否传送结束，若未结束，则继续传送；若己结束，（字计数器溢出），则向CPU申请程序中断，标志数据块传送结束。六、（10分）答：地址空间描述如下：ROM对应的空间：11111111111111111111000000000000RAM对应的空间：11101111111111111110100000000000选择ROM芯片为2K×8位的两片，RAM芯片为2K×4位的两片ROM芯片1：11111111111111111111100000000000ROM芯片2：11110111111111111111000000000000RAM芯片1、2：（位扩展）11101111111111111110100000000000CPU与存储器连接图见下页：2K×8ROMA14A13A12A11A10A0D7D0R/W2K×8ROM2K×4RAM2K×4RAMG1G2aG2bCBAMREQY7Y6Y5CSCSOEOEWEWECSCSD4D3A15&七、（10分）答：组合逻辑设计的微操作命令：取指：T0：PC→MAR，1→RT1：M[MAR]→MDR,PC+1→PCT2：MDR→IR,OP[IR]→ID执行：T0：SP→MAR,1→RT1：M[MAR]→MDRT2：MDR→PC,SP+1→SP微程序设计的微操作命令：取指微程序：T0：PC→MAR,1→RT1：Ad[CMIR]→CMART2：M[MAR]→MDR,PC+1→PCT3：Ad[CMDR]→CMART4：MDR→IR,OP[IR]→微操作形成部件T5：OP[IR]→CMAR中断返回微程序：T0：SP→MART1：Ad[CMDR]→CMART2：M[MAR]→MDRT3：Ad[CMDR]→CMART4：MDR→PC,SP+1→SPT5：Ad[CMDR]→CMAR八、（8分）答：针对存储器，可以采用Cache-主存层次的设计和管理提高整机的速度；针对存储器，可以采用多体并行结构提高整机的速度；针对控制器，可以通过指令流水设计技术提高整机的速度；针对控制器，可以通过超标量设计技术提高整机的速度；针对运算器，可以对运算方法加以改进，如两位乘，或用快速进位链；针对I/O系统，可以运用DMA技术不中断现行程序，提高CPU的效率。哈工大2003年秋季学期题号一二三四五六七八九十总分分数班号姓名计算机组成原理试题一、填空题（24分）1．DMA的数据块传送可分为、和阶段。2．设n=16（不包括符号位），机器完成一次加和移位各需100ns，则原码一位乘最多需ns,补码Booth算法最多需ns。3．设相对寻址的转移指令占2个字节，第一字节为操作码，第二字节是位移量（用补码表示），每当CPU从存储器取出一个字节时，即自动完成（pc）+1→pc。设当前指令地址为3008H，要求转移到300FH，则该转移指令第二字节的内容应为。若当前指令地址为300FH，要求转移到3004H，则该转移指令第二字节的内容为。4．设浮点数阶码为8位（含1位阶符），用移码表示，尾数为24位（含1位数符），用补码规格化表示，则对应其最大正数的机器数形式为，真值为（十进制表示）；对应其绝对值最小负数的机器数形式为，真值为（十进制表示）。5．利用指令进行输入输出操作的I/O编址方式为统一编址。第1页（共7页）试题：计算机组成原理班号：姓名：6．一个组相联映像的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共位，其中主存字块标记应为位，组地址应为位，Cache地址共位。7．和组成存储系统的层次结构。8．在总线集中式判优控制中，方式对故障很敏感，方式速度最快。对于同步通信而言，影响其效率的主要因素是，它一般用于场合。二、解释下列概念（20分）1．机器周期和时钟周期2．周期挪用和向量地址3．中断隐指令及其功能4．双重分组跳跃进位第2页（共7页）试题：计算机组成原理班号：姓名：5．水平型微指令6．超标量和超流水线三、（6分）已知x=0.1001y=–0.1101计算（机器数形式自定）。yx第3页（共7页）试题：计算机组成原理班号：姓名：四、（6分）某模型机共有64种操作，操作码位数固定，且具有以下特点：（1）采用一地址或二地址格式；（2）有寄存器寻址、直接寻址和相对寻址（位移量为-128~127）三种寻址方式；（3）有16个通用寄存器，算术运算和逻辑运算指令的操作数均在寄存器中，结果也在寄存器中；（4）取数/存数指令在通用寄存器和存储器之间传送；（5）存储器容量为1MB、按字节编址。要求设计：算逻指令，取数/存数指令和相对转移指令的格式，并简述理由。第4页（共7页）试题：计算机组成原理班号：姓名：五．（10分）设CPU共有16根地址ROMRAMCSCSPGMOEDnD0AiA0…………DnD0AiA0OEWEY0Y7G1G2AG2BCBA线，8根数据线，并用IO/M作访存控制信号，用R/W作读写命令信号，现有下列存储芯片及138译码器和各种门电路（自定）。RAM2K×8位，4K×4位，8K×8位ROM2K×8位，4K×8位，8K×8位画出CPU与存储器的连接图，要求（1）最小8K地址空间为系统程序区，与其相邻的4K地址空间为用户程序区；（2）合理选用上述存储芯片，并写出每片存储芯片的地址范围；（3）详细画出存储芯片的片选逻辑。第5页（共7页）试题：计算机组成原理班号：姓名：第6页（共7页）试题：计算机组成原理班号：姓名：六、（14分）（1）画出主机框图（要求画到寄存器级）；（2）若存储器容量为64K×32位，指出图中各寄存器的位数；（3）写出组合逻辑控制器完成STAX（X为主存地址）指令发出的全部微操作命令及节拍安排；（4）若采用微程序控制，还需增加哪些微操作？哈工大2003－2004学年秋季学期计算机组成原理试题答案一、填空（24分）1．预处理；数据传送；后处理。2．3200；3300。3．05H；F3H。4．1,1111111;0.11……1（23个1）；2127ⅹ(1-2-23)；0,0000000;1.01……1（22个1）；-2-128ⅹ(2-1+2-23)。5．访存。6．20；9；5；13。7．Cache-主存；主存-辅存。8．链式查询；独立请求；以最慢速度的部件设计公共时钟；各部件存取时间比较一致的。二、名词解释(20分)1．机器周期和时钟周期答：机器周期：基准，存取周期。时钟周期：节拍，时钟频率的倒数，机器基本操作的最小单位。2．周期挪用和向量地址答：周期挪用：DMA方式中由DMA接口向CPU申请占用总线，占用一个存取周期。向量地址：中断方式中由硬件产生向量地址，可由向量地址找到入口地址。3．中断隐指令及其功能答：中断隐指令是在机器指令系统中没有的指令，它是CPU在中断周期内由硬件自动完成的一条指令，其功能包括保护程序断点、寻找中断服务程序的入口地址、关中断等功能。4．双重分组跳跃进位答：n位全加器分成若干大组，大组内又分成若干小组，大组中小组的最高进位同时产生，大组与大组间的进位串行传送。5．水平型微指令答：水平型微指令的特点是一次能定义并执行多个并行操作的微命令。从编码方式看，直接编码、字段直接编码、字段间接编码以及直接编码和字段直接和间接混合编码都属水平型微指令。其中直接编码速度最快，字段编码要经过译码，故速度受影响。6．超标量和超流水线答：超标量（Superscalar）技术是指在每个时钟周期内可同时并发多条独立指令，即以并行操作方式将两条或两条以上指令编译并执行，在一个时钟周期内需要多个功能部件。超流水线（Superpipelining）技术是将一些流水线寄存器插入到流水线段中，好比将流水线再分道，提高了原来流水线的速度，在一个时钟周期内一个功能部件被使用多次。三、计算题（6分）[X]补=0.1001，[Y]补=1.0011，[X/Y]补=10101，X/Y=—0.1011，[-Y]补=0.1101，补码：0.1001+1.00111.110011.10001+0.11010.0101100.101010+1.00111.11011011.1010101+0.11010.011110100.