计算机组成原理chp3.

1第三章内部存储器3.1存储器概述3.2SRAM存储器3.3DRAM存储器3.4只读存储器和闪速存储器3.5并行存储器3.6Cache存储器返回存储器是计算机存储信息的地方。程序运行所需要的数据、程序执行的结果以及程序本身均保存在存储器中。存储器是由许多存储单元组成的，每一个单元有一个编号，这个编号称为存储单元的地址，一般用二进制或十六进制数表示，每一个存储单元的地址是唯一的。其逻辑结构图如下图所示地址译码器地址内容0001020304FF00单元01单元02单元03单元FF单元11010011101000100010011010011101::11100001ABDB控制CB存储器的地位CPU运算器控制器存储器输入设备输出设备总线存储系统的分类按存储介质分：磁表面存储器：磁性材料做成的，如磁带、磁盘。光盘存储器：用光敏或磁光介质材料制成，记录密度大，容量大，信息保存寿命长。半导体存储器：用半导体器件组成，速度快。按存取方式分:随机存取存储器：存储器中的任何存储单元的内容后能被随机存取，且存取时间和存取单元的物理位置无关。顺序存储器：存储器只能按某种顺序来存取，存取时间和存储单元的物理位置有关。如磁带存储器。存储系统的分类按读写功能分:随机读写存储器（RAM）：既可以读也可以写的半导体存储器。只读存储器（ROM）:只能读不能写。按信息的可保存性分:永久记忆的存储器：断电后仍能保存信息。如磁性材料存储器等。非永久记忆的存储器：断电后信息就消失。如半导体读写存储器。按在计算机系统中的作用分:主存储器、辅助存储器、高速缓冲存储器、控制存储器等。P65表3.1存储系统的分级结构计算机系统对存储器的要求是容量大、速度快、成本低，但要兼顾三方面是困难的。目前存储器的特点是：速度快的存储器价格贵，容量小；价格低的存储器速度慢，容量大。为解决这一矛盾，目前在计算机系统中，通常采用高速缓存、主存和辅存三级存储结构。如图所示。高速缓存：简称cache，由高速小容量的双极型半导体存储器组成，和主存比其存取速度快、容量小，主要用来高速存取指令和数据。主存：计算机的主要存储器，用来存放计算机运行期间的大量程序和数据。它能和cache交换数据和指令，一般由MOS型半导体存储器组成。辅存：又称外存。它是大容量存储器，其特点是位成本低，通常用来存储系统程序和大型数据文件及数据库。存储系统的分级结构主存—辅存层次:主要解决容量问题。大容量的信息存放在辅存中，当需要时借助辅助软硬件成批调入内存中。cache--主存层次:主要解决速度问题。cache速度快，接近于CPU的速度，但容量较小。通过辅助硬件，把主存和cache构成统一整体（内存），使它具有cache的速度、主存的容量。存储系统的分级结构10分层存储器系统之间的连接关系主存的主要技术指标存储容量：指存储器可以容纳的二进制信息量。两种表示方法：字数*字长，例512*32位；或字节数，如128MB(Byte)。常用到的：1K=210,1M=220,1G=230,1T=240存取时间：又称存储器访问时间，指启动一次存储器操作到完成该操作所经历的的时间。存储周期：指连续启动两次读操作所需的最小间隔。通常存储周期略大于存取时间。（ns级）存储器带宽：单位时间里存储器所存取的信息量，单位为位/秒或字节/秒。带宽是衡量数据传输速率的重要技术指标。123.1.3主存储器的技术指标字存储单元：存放一个机器字的存储单元，相应的单元地址叫字地址。字节存储单元：存放一个字节的单元，相应的地址称为字节地址。存储容量：指一个存储器中可以容纳的存储单元总数。存取时间又称存储器访问时间：指一次读操作命令发出到该操作完成，将数据读出到数据总线上所经历的时间。通常取写操作时间等于读操作时间，故称为存储器存取时间。存储周期：指连续启动两次读操作所需间隔的最小时间。通常，存储周期略大于存取时间，其时间单位为ns。存储器带宽：单位时间里存储器所存取的信息量，通常以位/秒或字节/秒做度量单位。READYWRITEREAD存储器操作计算机中存储正处在运行中的程序和数据(或一部分)的部件，通过地址、数据、控制三类总线与CPU、等其他部件连通；CPUMainMemoryABk位（给出地址）DBn位（传送数据）地址总线AB的位数决定了可寻址的最大内存空间，数据总线DB的位数与工作频率的乘积正比于最高数据入出量，控制总线CB指出总线周期的类型和本次入出操作完成的时刻。例如，k=32位n=64位read存储器操作读写writeABDBreadyCPUARDR主存储器CB半导体存储器的分类按制造工艺双极型：速度快、集成度低、功耗大MOS型：速度慢、集成度高、功耗低按使用属性随机存取存储器RAM：可读可写、断电丢失只读存储器ROM：正常只读、断电不丢失详细分类，请看图示半导体存储器的分类图半导体存储器只读存储器（ROM）随机存取存储器（RAM）静态RAM（SRAM）动态RAM（DRAM）非易失RAM（NVRAM）掩膜式ROM一次性可编程ROM（PROM）紫外线擦除可编程ROM（EPROM）电擦除可编程ROM（EEPROM）详细展开，注意对比半导体存储器从使用功能上来分，可分为：读写存储器RAM（RandomAccessMemory）又称为随机存取存储器；只读存储器ROM（ReadOnlyMemory）两类。RAM主要用来存放各种现场的输入、输出数据，中间计算结果，与外存交换的信息和作堆栈用。它的存储单元的内容按需要既可以读出，也可以写入或改写。而ROM的信息在使用时是不能改变的，也即只能读出，不能写入,故一般用来存放固定的程序，如微机的管理、监控程序，汇编程序等，以及存放各种常数、函数表等。读写存储器RAM组成单元速度集成度应用SRAM触发器快低小容量系统DRAM极间电容慢高大容量系统NVRAM带微型电池慢低小容量非易失193.2SRAM存储器主存（内部存储器）是半导体存储器。根据信息存储的机理不同可以分为两类：静态读写存储器(SRAM)：存取速度快，存储容量不如DRAM大。动态读写存储器(DRAM)：静态RAMSRAM的基本存储单元是触发器电路。每个基本存储单元存储二进制数一位。许多个基本存储单元形成行列存储矩阵。SRAM一般采用“字结构”存储矩阵：每个存储单元存放多位（4、8、16等）每个存储单元具有一个地址213.2SRAM存储器一、基本的静态存储元阵列1、存储位元2、三组信号线地址线数据线控制线223.2SRAM存储器二、基本的SRAM逻辑结构SRAM存储器一般由存储体（存储矩阵）、地址译码电路、读写电路和控制电路等组成。SRAM芯大多采用双译码方式233.2SRAM存储器存储体（256×128×8）通常把各个字的同一个字的同一位集成在一个芯片（32K×1）中，32K位排成256×128的矩阵。8个片子就可以构成32KB。地址译码器采用双译码的方式（减少选择线的数目）。A0~A7为行地址译码线A8~A14为列地址译码线存储体：存储元的集合，按照一定的规则排列成矩阵的形式。如4096*1位可排列成64行*64列的矩阵。地址译码器：接收来自CPU的地址信号，译码输出产生行、列选择信号，以选中所要访问的存储单元。地址译码有两种方式：单译码方式：只有一个地址译码器，译码器输出产生字选择线。如2n个字的容量，译码器输出2n根信号。双译码方式：有行地址译码器和列地址译码器。如2n个字的容量，行列地址译码输入信号均为n/2，每个译码器都输出2n/2根信号，二者交叉可选中2n个单元，但译码输出线只有2*2n/2根，节省了驱动电路。特别是存储容量大时，效果很明显。读与写的互锁逻辑控制信号中是片选信号，有效时（低电平），门G1、G2均被打开。为读出使能信号，有效时（低电平），门G2开启，当写命令=1时（高电平），门G1关闭，存储器进行读操作。写操作时，=0，门G1开启，门G2关闭。注意，门G1和G2是互锁的，一个开启时另一个必定关闭，这样保证了读时不写，写时不读。CSCSOEOEWEWE例:SRAM芯片2114（1K×4位）（1）外特性地址端：2114（1K×4）191018A6A5A4A3A0A1A2CSGNDVccA7A8A9D0D1D2D3WEA9∼A0（入）数据端：D3∼D0（入/出）控制端：片选CS=0选中芯片=1未选中芯片写使能WE=1读=0写电源、地:VccGND（2）内部寻址逻辑寻址空间1K，存储矩阵分为4个位平面，每面1K×1位。X0每面矩阵排成64行×16列。行译码6位行地址X63列译码Y0Y154位列地址64×1664×1664×1664×161K1K1K1K3.2.3读/写周期波形图读周期读出时间Taq读周期时间Trc写周期写周期时间Twc写时间twd存取周期读周期时间Trc=写时间twd[例1]图3.5(a)是SRA的写入时序图。其中R/W是读/写命令控制线，当线为低电平时，存储器按给定地址把数据线上的数据写入存储器。请指出图3.5(a)写入时序中的错误，并画出正确的写入时序图。WR/303.3DRAM存储器一、DRAM存储位元的记忆原理SRAM存储器的存储位元是一个触发器，它具有两个稳定的状态。而DRAM存储器的存储位元是由一个MOS晶体管和电容器组成的记忆电路，如图所示。写1：使位线为低电平，若CS上无电荷，则VDD向CS充电；若CS上有电荷，则CS无充放电动作。写0：使位线为高电平，若CS上无电荷，则CS无充放电动作，若CS上有电荷，则CS把所存电放完。读操作：首先使位线充电至高电平，当字线来高电平后，T导通，①若CS上无电荷，则位线上无电位变化(读出为0)；②若CS上有电荷则会放电，并使位线电位由高变低，接在位线上的读出放大器会感知这种变化，读出为1。++--字线位线高，T导通，低，T截止。VDDCS柵极T源极漏极充电放电通过电容CS有无存储电荷来区分信号1、0DRAM读写原理概述++--VDDCS字线位线T写1：使位线为低电平，高，T导通，低，T截止。低若CS上无电荷，则VDD向CS充电；把1信号写入了电容CS中。若CS上有电荷，则CS的电荷不变，保持原记忆的1信号不变。DRAM读写原理概述++--VDDCS字线位线T高，T导通，低，T截止。高写0：使位线为高电平，若CS上有电荷，则CS通过T放电；若CS上无电荷，则CS无充放电动作，保持原记忆的0信号不变。把0信号写入了电容CS中。DRAM读写原理概述++--VDDCS字线位线T接在位线上的读出放大器会感知这种变化，读出为1。高，T导通，高读操作：首先使位线充电至高电平，当字线来高电平后，T导通，低①若CS上无电荷，则位线上无电位变化，读出为0；②若CS上有电荷，则会放电，并使位线电位由高变低，DRAM读写原理概述353.3DRAM存储器1、MOS管做为开关使用，而所存储的信息1或0则是由电容器上的电荷量来体现——当电容器充满电荷时，代表存储了1，当电容器放电没有电荷时，代表存储了0。2、图(a)表示写1到存储位元。此时输出缓冲器关闭、刷新缓冲器关闭，输入缓冲器打开（R/W为低），输入数据DIN=1送到存储元位线上，而行选线为高，打开MOS管，于是位线上的高电平给电容器充电，表示存储了13、图(b)表示写0到存储位元。此时输出缓冲器和刷新缓冲器关闭，输入缓冲器打开，输入数据DIN=0送到存储元位线上；行选线为高，打开MOS管，于是电容上的电荷通过MOS管和位线放电，表示存储了04、图(c)表示从存储位元读出1。输入缓冲器和刷新缓冲器关闭，输出缓冲器/读放打开（R/W为高）。行选线为高，打开MOS管，电容上所存储的1送到位线上，通过输出缓冲器/读出放大器发送到DOUT,即DOUT=15、图(d)表示(c)读出1后存储位元重写1。由于(c)中读出1是破坏性读出，必须恢复存储位元中原存的1。此时输入缓冲器关闭，刷新缓冲器打开，输出缓冲器/读放打开，