搜索
1计算机组成原理知识要点与复习题（期末考试题）选择题：1.若十进制数据为137.5则其八进制数为（B）。A、89.8B、211.4C、211.5D、1011111.1012.若x补=0.1101010，则x原=（A）。A、1.0010101B、1.0010110C、0.0010110D、0.11010103.若采用双符号位，则发生正溢的特征是：双符号位为（B）。A、00B、01C、10D、114.原码乘法是（A）。A、先取操作数绝对值相乘，符号位单独处理B、用原码表示操作数，然后直接相乘C、被乘数用原码表示，乘数取绝对值，然后相乘D、乘数用原码表示，被乘数取绝对值，然后相乘5.为了缩短指令中某个地址段的位数，有效的方法是采取（C）。A、立即寻址B、变址寻址C、间接寻址D、寄存器寻址6.下列数中，最小的数是（A）。A．(101001)2B．(52)８C．(2B)16D．457.下列数中，最大的数是（D）。A．(101001)2B．(52)８C．(2B)16D．458.下列数中，最小的数是（D）。A．（111111）2B．（72）８C．（2F）16D．509.已知：X=－0.0011，Y=-0.0101。（X+Y）补=(A)。Ａ．１．１１００Ｂ．１．１０１０Ｃ．１．０１０１Ｄ．１．１０００10.一个512KB的存储器,地址线和数据线的总和是（C）。A．17B．19C．27D．3611.某计算机字长是16位它的存储容量是64KB,按字编址,它们寻址范围是（C）。A．64KB．32KBC．32KD．16KB12.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是（C）。A.21B.17C.19D.2012.计算机内存储器可以采用（A）。A.RAM和ROMB.只有ROMC.只有RAMD.RAM和SAM13.单地址指令中为了完成两个数的算术操作，除地址码指明的一个操作数外，另一个数常需采用(C)。A.堆栈寻址方式B.立即寻址方式C.隐含寻址方式D.间接寻址方式14.零地址运算指令在指令格式中不给出操作数地址，因此它的操作数来自(B)。A.立即数和栈顶B.栈顶和次栈顶C.暂存器和栈顶D.寄存器和内存单元215.指令系统中采用不同寻址方式的目的主要是(C)。A.实现存储程序和程序控制B.可以直接访问外存C.缩短指令长度，扩大寻址空间，提高编程灵活性D.提供扩展操作码的可能并降低指令译码难度16.用于对某个寄存器中操作数的寻址方式称为(C)寻址。A.直接B.间接C.寄存器直接D.寄存器间接17.寄存器间接寻址方式中，操作数处在(B)。A.通用寄存器B.贮存单元C.程序计数器D.堆栈18.RISC是(A)的简称。A.精简指令系统计算机B.大规模集成电路C.复杂指令计算机D.超大规模集成电路19.CISC是(C)的简称。A.精简指令系统计算机B.大规模集成电路C.复杂指令计算机D.超大规模集成电路20.中央处理器是指(C)。A．运算器B.控制器C.运算器和控制器存储器D.运算器和控制器21.在CPU中跟踪指令后继地址的寄存器是(B)Ａ.主存地址寄存器B.程序寄存器C.指令寄存器D.状态条件寄存器22.CPU中通用寄存器的位数取决于（B）。A.存储容量B.机器字长C.指令的长度D.CPU的管脚数23.同步控制是(C)。A.只适用于CPU控制的方式B.只适用于外围设备控制的方式C.由统一时序信号控制的方式D.所有指令执行时间都相同的方式24.异步控制常用于(A)作为其主要控制方式。A.在单总线结构计算机中访问主存与外围设备时B.微型机的CPU控制中C.组合逻辑控制的CPU中D.微程序控制器中25.为了缩短指令中某个地址段的位数，有效的方法是采取（C）。A、立即寻址B、变址寻址C、间接寻址D、寄存器寻址26．CPU响应中断的时间是_C_____。A．中断源提出请求；B．取指周期结束；C．执行周期结束；D．间址周期结束。27．下列说法中___c___是正确的。A．加法指令的执行周期一定要访存；B．加法指令的执行周期一定不访存；C．指令的地址码给出存储器地址的加法指令，在执行周期一定访存；D．指令的地址码给出存储器地址的加法指令，在执行周期不一定访存。28．垂直型微指令的特点是___c___。A．微指令格式垂直表示；B．控制信号经过编码产生；C．采用微操作码；D．采用微指令码。29．基址寻址方式中，操作数的有效地址是___A___。A．基址寄存器内容加上形式地址（位移量）；B．程序计数器内容加上形式地址；C．变址寄存器内容加上形式地址；D．寄存器内容加上形式地址。30．常用的虚拟存储器寻址系统由____A__两级存储器组成。3A．主存－辅存；B．Cache－主存；C．Cache－辅存；D．主存—硬盘。31．DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作__A____。A．停止CPU访问主存；B．周期挪用；C．DMA与CPU交替访问；D．DMA。32．在运算器中不包含___D___。A．状态寄存器；B．数据总线；C．ALU；D．地址寄存器。33．计算机操作的最小单位时间是__A____。A．时钟周期；B．指令周期；C．CPU周期；D．中断周期。34．用以指定待执行指令所在地址的是_C_____。A．指令寄存器；B．数据计数器；C．程序计数器；pcD．累加器。35．下列描述中____B__是正确的。A．控制器能理解、解释并执行所有的指令及存储结果；B．一台计算机包括输入、输出、控制、存储及算逻运算五个单元；C．所有的数据运算都在CPU的控制器中完成；D．以上答案都正确。36．总线通信中的同步控制是__B____。A．只适合于CPU控制的方式；B．由统一时序控制的方式；C．只适合于外围设备控制的方式；D．只适合于主存。37．一个16K×32位的存储器，其地址线和数据线的总和是B______。14+32=46A．48；B．46；C．36；D．32。38．某计算机字长是16位，它的存储容量是1MB，按字编址，它的寻址范围是A______。1mb/2b=1024kb/2b=512kA．512K；B．1M；C．512KB；D．1MB。39．以下__B____是错误的。（输入输出4）A．中断服务程序可以是操作系统模块；B．中断向量就是中断服务程序的入口地址；C．中断向量法可以提高识别中断源的速度；D．软件查询法和硬件法都能找到中断服务程序的入口地址。40．浮点数的表示范围和精度取决于__C____。A．阶码的位数和尾数的机器数形式；B．阶码的机器数形式和尾数的位数；C．阶码的位数和尾数的位数；D．阶码的机器数形式和尾数的机器数形式。41．响应中断请求的条件是__B____。A．外设提出中断；B．外设工作完成和系统允许时；C．外设工作完成和中断标记触发器为“1”时；D．CPU提出中断。42．以下叙述中___B___是错误的。A．取指令操作是控制器固有的功能，不需要在操作码控制下完成；B．所有指令的取指令操作都是相同的；C．在指令长度相同的情况下，所有指令的取指操作都是相同的；D．一条指令包含取指、分析、执行三个阶段。43．下列叙述中__A____是错误的。A．采用微程序控制器的处理器称为微处理器；cpuB．在微指令编码中，编码效率最低的是直接编码方式；C．在各种微地址形成方式中，增量计数器法需要的顺序控制字段较短；4D．CMAR是控制器中存储地址寄存器。44．中断向量可提供___C___。A．被选中设备的地址；B．传送数据的起始地址；C．中断服务程序入口地址；D．主程序的断点地址。45．在中断周期中，将允许中断触发器置“0”的操作由A______完成。A．硬件；B．关中断指令；C．开中断指令；D．软件。简答题1.试说明RISC的优缺点（特点）。答：特点有：1）选取使用频度最高的一些简单指令以及一些很有用但又不复杂的指令，让复杂指令的功能由频度高的简单指令的组合来实现2）指令长度固定，指令格式种类少，寻址方式种类少3）只有取数/存数（LOAD/STORE）指令访问存储器，其余指令的操作都在寄存器内完成4）CPU中有多个通用寄存器5）采用流水线技术，大部分指令在一个时钟周期内完成。采用超标量和超流水线技术，可以使每条指令的平均执行时间小于一个时钟周期6）控制器采用组合逻辑控制，不用微程序控制7）采用优化的编译程序与CISC相比较它的优点：1)RISC更能充分利用VLSI芯片的面积2)RISC更能提高计算机运算速度：指令数、指令格式、寻址方式少，通用寄存器多，采用组合逻辑，便于实现指令流水3)RISC便于设计，可降低成本，提高可靠性4)RISC有利于编译程序代码优化缺点：RISC不易实现指令系统兼容2.为什么外围设备要通过接口与CPU相连，接口有哪些功能？答：接口可以看作是两个系统或两个部件之间的交接部分，它既可以是两种硬件设备之间的连接，也可以使两个软件之间的共同逻辑边界。I/O设备通过接口与CPU相连的原因如下：51）一台机器通常配有多个I/O设备，它们各自有其设备，它们各自有其设备号（地址），通过接口可实现I/O设备的选项2）I/O设备各种类繁多，速度不一，与CPU速度相差可能很大，通过接口可实现数据缓冲，达到速度匹配3）有些I/O设备可能串行传送数据，而CPU一般为并行传送，通过接口可实现数据串--并格式的转换4）I/O设备的输入输出电平可能与CPU的输入输出电平不同，通过接口可实现电平转换5）CPU启动I/O设备工作，要向I/O设备发各种控制信号，通过接口可传送控制命令6）I/O设备需将其工作状态及时向CPU报告，通过接口可监视设备的工作状态，并可保存状态信息，供CPU查询。接口的功能：1）选址功能：当设备选择线上的设备码和本设备码相符时，接口内的设备选择电路发出设备选中信号SEL2）传送命令的功能：当CPU向I/O设备发出命令时，要求I/O设备能做出响应。3）传送数据的功能：接口处于主机与I/O设备之间，数据必须通过接口才能实现主机与I/O设备之间的传送，这就要求接口中具有数据通路，完成数据传送。4）反应I/O设备工作状态的功能：为了使CPU能及时连接各I/O设备的工作状态，接口内必须设置一些反映设备工作状态的触发器。3.中断屏蔽字作用，如何用？答:1)中断屏蔽字与中断源的优先级别是一一对应的，在中断服务程序中设置适当的屏蔽字，能起到对优先级别不同的中断源的屏蔽作用。2)利用屏蔽字可以改变优先等级。在不改变CPU响应中断次序下，通过改变屏蔽字可以改变CPU处理中断的次序。中断屏蔽字的使用：需要知道怎样写中断屏蔽字和写出中断处理次序，具体请看课P367—P369例题4.除了采用高速芯片外，说说提高整机速度的其他措施。答：为了提高访存6速度，一方面要提高存储芯片的性能，另一方面可以从体系结构上，如采用多体，Cache等分级存储措施来提高存储器的性能/性价比。为了提高主机与I/O交换信息的速度，可以采用DMA方式，也可以采用多总线结构，将速度不一的I/O分别挂到不同带宽的总线上，以解决总线的瓶颈问题。为了提高运算速度，可以采用快速进位链，以及改进算法等措施。为了进一步提高处理机速度，通常可以从提高器件的性能和改进系统的结果，开发系统的并行性两方面入手。5.能不能说机器的主频越快，机器的速度就越快。为什么？答:不能，因为机器的速度不仅与主频有关，还与机器周期中所含的时钟周期数以及指令周期中所含的机器周期数有关。同样主频的机器,由于机器周期所含时钟周期不同，机器的速度也不同。机器周期中所含时钟周期数少的机器，速度更快。此外，机器的速度还和其他很多因素有关,如主存的速度，机器是否配有CACHE,总线的数据传输率，硬盘的速度以及机器是否采用流水技术等。6.完整的总线传输周期包括哪几个阶段？简要叙述每个阶段的工作。答：①申请分配阶段：由需要使用各总线的主模块（或主设备）提出申请，经总线仲裁机构决定下一传输周期的总线使用权授于某一申请者。（主模块申请，总线仲裁决定）②寻址阶段：取得了使用权的主