搜索
本科生期末试卷（二）一、选择题（每小题1分，共15分）1冯·诺依曼机工作的基本方式的特点是（）。A多指令流单数据流B按地址访问并顺序执行指令C堆栈操作D存贮器按内容选择地址2在机器数（）中，零的表示形式是唯一的。A原码B补码C移码D反码3在定点二进制运算器中，减法运算一般通过（）来实现。A原码运算的二进制减法器B补码运算的二进制减法器C原码运算的十进制加法器D补码运算的二进制加法器4某计算机字长32位，其存储容量为256MB，若按单字编址，它的寻址范围是（）。A0—64MBB0—32MBC0—32MD0—64M5主存贮器和CPU之间增加cache的目的是（）。A解决CPU和主存之间的速度匹配问题B扩大主存贮器容量C扩大CPU中通用寄存器的数量D既扩大主存贮器容量，又扩大CPU中通用寄存器的数量6单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用（）。A堆栈寻址方式B立即寻址方式C隐含寻址方式D间接寻址方式7同步控制是（）。A只适用于CPU控制的方式B只适用于外围设备控制的方式C由统一时序信号控制的方式D所有指令执行时间都相同的方式8描述PCI总线中基本概念不正确的句子是（）。APCI总线是一个与处理器无关的高速外围设备BPCI总线的基本传输机制是猝发式传送CPCI设备一定是主设备D系统中只允许有一条PCI总线9CRT的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器的容量为（）。A512KBB1MBC256KBD2MB10为了便于实现多级中断，保存现场信息最有效的办法是采用（）。A通用寄存器B堆栈C存储器D外存11特权指令是由（）执行的机器指令。A中断程序B用户程序C操作系统核心程序DI/O程序12虚拟存储技术主要解决存储器的（）问题。A速度B扩大存储容量C成本D前三者兼顾13引入多道程序的目的在于（）。A充分利用CPU，减少等待CPU时间B提高实时响应速度C有利于代码共享，减少主辅存信息交换量D充分利用存储器1464位双核安腾处理机采用了（）技术。A流水B时间并行C资源重复D流水+资源重复15在安腾处理机中，控制推测技术主要用于解决（）问题。A中断服务B与取数指令有关的控制相关C与转移指令有关的控制相关D与存数指令有关的控制相关答案：1-5BBDDA6-10CC(CD)BB11-15CBAAB二、填空题（每小题2分，共20分）1在计算机术语中，将ALU控制器和（）存储器合在一起称为（）。2数的真值变成机器码可采用原码表示法，反码表示法，（）表示法，（）表示法。3广泛使用的（）和（）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。4反映主存速度指标的三个术语是存取时间、（）和（）。5形成指令地址的方法称为指令寻址，通常是（）寻址，遇到转移指令时（）寻址。6CPU从（）取出一条指令并执行这条指令的时间和称为（）。7RISC指令系统的最大特点是：只有（）指令和（）指令访问存储器，其余指令的操作均在寄存器之间进行。8微型机的标准总线，从带宽132MB/S的32位（）总线发展到64位的（）总线。9IA-32表示（）公司的（）位处理机体系结构。10安腾体系机构采用显示并行指令计算技术，在指令中设计了（）字段，用以指明哪些指令可以（）执行。答案：1.内主机2.补码移码3.SRAMDRAM4.存储器带宽存储周期5.顺序跳跃6.内存指令周期7.取数存数8.字长指令9.Intel3210.属性并行三、简答题（每小题8分，共16分）1简述64位安腾处理机的体系结构主要特点。2画出分布式仲裁器的逻辑示意图。答案：1.1显式并行指令计算技术2超长指令字技术3分支推断技术4推测技术5软件流水技术6寄存器堆栈技术2.四、计算题（10分）已知x=-0.01111，y=+0.11001,求：①[x]补，[-x]补，[y]补，[-y]补；②x+y,x-y,判断加减运算是否溢出。五、分析题（12分）参见图1这是一个二维中断系统，请问：①在中断情况下，CPU和设备的优先级如何考虑？请按降序排列各设备的中断优先级。②若CPU现执行设备C的中断服务程序，IM2，IM1，IM0的状态是什么？如果CPU执行设备H的中断服务程序，IM2，IM1，IM0的状态又是什么？③每一级的IM能否对某个优先级的个别设备单独进行屏蔽？如果不能，采取什么方法可达到目的？④若设备C一提出中断请求，CPU立即进行响应，如何调整才能满足此要求？答案：（1）在中断情况下，CPU的优先级最低。各设备优先级次序是：A-B-C-D-E-F-G-H-I-CPU（2）执行设备B的中断服务程序时IM0IM1IM2=111；执行设备D的中断服务程序时IM0IM1IM2=011。（3）每一级的IM标志不能对某优先级的个别设备进行单独屏蔽。可将接口中的BI（中断允许）标志清“0”，它禁止设备发出中断请求。要使C的中断请求及时得到响应，可将C从第二级取出，单独放在第三级上，使第三级的优先级最高，即令IM3=0即可六、设计题（15分）图2所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/W#信号控制），AR为地址寄存器，DR为数据缓冲寄存器，ALU由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路。另外，线上标注有小圈表示有控制信号，例中yi表示y寄存器的输入控制信号，R1o为寄存器R1的输出控制信号，未标字符的线为直通线，不受控制。①“ADDR2,R0”指令完成(R0)+(R2)→R0的功能操作，画出其指令周期流程图，假设该指令的地址已放入PC中。并在流程图每一个CPU周期右边列出相应的微操作控制信号序列。②若将（取指周期）缩短为一个CPU周期，请先画出修改数据通路，然后画出指令周期流程图。答案:七、分析题（12分）设有k=4段指令流水线，它们是取指令、译码、执行、存结果，各流水段持续时间均为Δt。①连续输入n=8条指令，请画出指令流水线时空图。②推导流水线实际吞吐率的公式P，它定义为单位时间中输出的指令数。③推导流水线的加速比公式S，它定义为顺序执行几条指令所用的时间与流水执行几条指令所用的时间之比。答案：