计算机组成原理课后习题讲解.

课后习题解答2011-2012-2计算机组成与结构第一章计算机系统概论Chp1计算机系统概论【1.2】计算机硬件由哪几部分组成？各部分的作用是什么？各部分之间怎样联系的？解答:计算机硬件包括运算器、控制器、存储器、输入输出设备五个部分。运算器对数据进行算术和逻辑运算；控制器发布控制信号，指挥各部件协同工作，实现计算机本身运行过程的自动化；存储器保存程序和数据；输入输出设备完成系统和外界设备的信息交换。各部分通过总线联系。P22Chp1计算机系统概论【1.9】冯·诺依曼结构的特点是什么？解答:冯·诺依曼结构特点如下：1、计算机由运算器、控制器、存储器、输入设备和输出设备五部分组成。2、采用存储程序的方式，程序和数据放在同一存储器中。3、数据以二进制码表示。4、指令由操作码和地址码组成。5、指令在存储器中按执行顺序存放。6、机器以运算器为中心，数据传送都经过运算器。P23第三章运算方法和运算部件Chp3运算方法和运算部件【3.8】十进制数X=(+128.75)×2-10P112(1)若(Y)2=(X)10，用定点数表示Y的值。(2)设用21个二进制位表示浮点数，阶码用5位，其中阶符1位；尾数用16位，其中符号用1位，阶码的基数为2，写出阶码和尾数均用原码表示的Y的机器数。(3)写出阶码和尾数均用反码表示Y的机器数。(4)写出阶码和尾数均用补码表示Y的机器数。Chp3运算方法和运算部件解答：(1)X=(+128.75)×2-10转二进制：整数部分：128=27即(10000000)2；小数部分：0.75乘2取整得(0.11)2；最终，Y=(10000000.11)2×2-10=(0.0010000000.11)2(2)1000000011000001001001b5b15b21b原码表示：010010100000001100000(3)反码表示：011101100000001100000(4)补码表示：011110100000001100000Chp3运算方法和运算部件【3.18】用原码一位乘计算X=0.1101，Y=-0.1011的积X*Y。P113解答：[X]原=0.1101；[Y]原=0.1011部分积单元乘数单元00.00001011+00.110100.110100.01101101+00.110101.001100.10011110+00.0000部分积单元乘数单元00.100100.01001111+00.110101.000100.10001111XY=1.10001111Chp3运算方法和运算部件【3.24】用原码两位乘法求X*Y。已知X=0.1011，Y=0.1101。P113解答：[X]原=0.1011；[Y]原=0.1101；[-X]补=1.0101XY=0.10001111111.110111111+000.1011000.100011110部分积单元乘数单元000.000011010+000.1011000.1011000.001011110+111.0101111.0111欠位部分积单元乘数单元欠位Chp3运算方法和运算部件【3.30】设有16个信息位，如果采用海明校验，至少需要设置多少个校验位？应放在哪些位置上？若校验结果为S6S5S4S3S2S1=110010，分析出错情况，并说明如何纠错？P114解答：2r-1≥k+rr=6数据16位：D16~D1；校验6位：P6~P1；海明码22位：H22~H1.Chp3运算方法和运算部件校验位位置：Pi~2i-1H13H12H11H10H9H8H7H6H5H4H3H2H1P4P3P2P1----H22H21H20H19H18H17H16H15H14P6P5海明码排序：H13H12H11H10H9H8H7H6H5H4H3H2H1D9D8D7D6D5P4D4D3D2P3D1P2P1----H22H21H20H19H18H17H16H15H14----P6D16D15D14D13D12P5D11D10Chp3运算方法和运算部件校验位对应：海明码数据/校验∑校验位号H1P11H2P22H3D11+2H4P34H5D21+4H6D32+4H7D41+2+4H8P48H9D51+8H10D62+8海明码数据/校验∑校验位号H11D71+2+8H12D84+8H13D91+4+8H14D102+4+8H15D111+2+4+8H16P516H17D121+16H18D132+16H19D141+2+16H20D154+16H21D161+4+16H22P622Chp3运算方法和运算部件分组偶校验：组号偶校验结果1S1=P1⊕D1⊕D2⊕D4⊕D5⊕D7⊕D9⊕D11⊕D12⊕D14⊕D162S2=P2⊕D1⊕D3⊕D4⊕D6⊕D7⊕D10⊕D11⊕D13⊕D143S3=P3⊕D2⊕D3⊕D4⊕D8⊕D9⊕D10⊕D11⊕D15⊕D164S4=P4⊕D5⊕D6⊕D7⊕D8⊕D9⊕D10⊕D115S5=P5⊕D12⊕D13⊕D14⊕D15⊕D166S6=P6⊕P5⊕P4⊕P3⊕P2⊕P1⊕D16⊕D15⊕D14⊕D13⊕D12⊕D11⊕D10⊕D9⊕D8⊕D7⊕D6⊕D5⊕D4⊕D3⊕D2⊕D1Chp3运算方法和运算部件S6S5S4S3S2S1=110010P5D12D13D14D15D16P2D1D3D4D6D7D10D11D13D14出错数据位：D13Chp3运算方法和运算部件校验纠错电路：Chp3运算方法和运算部件【3.35】（补充题）对4位有效信息（1100）求循环校验码，选择生成多项式G(x)=x3+x2+1。若接收到的有效数据为1101，说明CRC是如何查错和纠错的？P114解答：M(x)=1100M(x)·x3=1100000G(x)=1101M(x)·x3/G(x)=1001+101/1101循环校验码：M(x)·x3+R(x)=1100101Chp3运算方法和运算部件出错模式(G(x)=1101)：A1A2A3A4A5A6A7余数出错位正确1100101000错误1100100001A71100111010A61100001100A51101101101A41110101111A31000101011A20100101110A1Chp3运算方法和运算部件查错与纠错：(1)假设只有一位出错，则错误的CRC码为1101101，系统做如下处理：•1101101/1101=101，查到为A4位出错；•CRC码循环左移，同时余数做如下变化：101111011110，共移3次；•A1位与1异或；•CRC码继续循环左移，同时余数做如下变化：110001010100101，共移4次，得到正确码。Chp3运算方法和运算部件(2)不限出错位数，则4位的G(X)只能实现差错，但无法纠错。•若余数为000，则CRC码正确。•若余数不为000，则CRC码错误。•3位余数只剩7个不同组合，而出错情况多达98种。无法区分出错的情况，也即无法纠错。第四章主存储器Chp4主存储器【4.5】有一个512K×16的存储器，由64K×1的RAM芯片组成（芯片内是4个128×128结构），问：P136(1)总共需要多少个RAM芯片？(2)采用分散刷新方式，如单元刷新间隔不超过2ms，则刷新信号的周期是多少？(3)如果采用集中式刷新方式，设读/写周期T=0.1us，储存器刷新一遍最少用多少时间？Chp4主存储器解：(1)总共需要512K×16/64K×1=128片。(2)刷新中的几个时间概念：刷新周期、集中式刷新的刷新时间、刷新信号周期、读写周期。分散（非集中）刷新包括分散式刷新和分布式刷新两种情况。Chp4主存储器分散式刷新：刷新信号周期=等于读写周期；刷新周期=阵列行数×读写周期=128×读写周期；W/RREFW/RREFW/RREFChp4主存储器分布式刷新：刷新信号周期=刷新周期/阵列行数=2ms/128≈15.6us阵列128行即128段，每段末尾占用一个读写周期对该行进行刷新。综合分散与分布得到信号周期≤15.6usChp4主存储器集中式刷新：刷新信号周期=读写周期；刷新时间=阵列行数×读写周期=128×0.1us=12.8us；刷新周期=读写时间+刷新时间。tCtCtCtCtCtCtCChp4主存储器【4.6】机器有一个地址空间为0000H~1FFFH的ROM区域，现在再用RAM芯片（8K×4）形成一个16K×8的RAM区域，起始地址为2000H，假设RAM芯片有CS′和WE′信号控制端，CPU地址总线为A15~A0，数据总线为D7~D0，控制信号为R/W′，MREQ′。要求画出逻辑图。P136Chp4主存储器解：数据总线D7~D0储存区域数据宽度为8；ROM：0000H~1FFFH单元数：213=8K容量：8K×8；RAM：容量：16K×8需要4片8K×4芯片进行综合扩展；地址分配：片内A12~A0，片选A15~A13ROM：地址范围：0000H~1FFFHRAM(1~2#)：地址范围：2000H~3FFFHRAM(3~4#)：地址范围：4000H~5FFFHChp4主存储器片选方式：方式一：A15~A13接3:8译码器输入。方式二：A14、A13接2:4译码器输入，A15接地。方式三：A15~A13分别接每组芯片的CS′端，此种方式会造成地址不连续。作图：参见P440（方式一）。Chp4主存储器Chp4主存储器【4.12】设某主存储器访问一次存储器的时间如下：传送地址1个时钟周期，读/写4个时钟周期，数据传送1个时钟周期，采用下述3种主存结构读取16个字的数据块，各需多少时钟周期？P137（1）单自宽主存，一次只能读/写1个字。（2）4字宽主存，一次可读写4个字，但CPU与主存的数据传送宽度为1个字。（3）4体交叉存储器，每个存储器为单自宽。【4.7】SRAM和DRAM的主要差别是什么？（略）Chp4主存储器解：即本题中，一个存储周期为1+4+1=6T。即连续两次读写间隔至少保持6个T。存储周期：连续启动两次独立的存储器操作所需间隔的最小时间。存储器在读/写操作时，不允许改变数据地址。Chp4主存储器（1）操作方式为：TTTTTT传送地址读写操作传送数据12TTTTTT5T×正确操作方式为：TTTTTT12TTTTTT6T……需要周期：16×6T=96TChp4主存储器（2）操作方式为：TTTTTT传送地址读写操作传送数据1~45T×TTT5~8TTTTTTTTT正确操作方式为：TTTTTTTTTTTTTTTTTTTTTTTTTTTTTTTTTTTT1~45~89~1213~166T6T6T9T需要周期：3×6T+9T=27TChp4主存储器（3）单自宽4体交叉存储：需要周期=T+(m-1)τ=(m+3)t/4=(16+3)×6T/4=28.5Tt×原因：τ=t/4=1.5T不是一个整周期。而题中将一个存储周期分为了6个整周期T。Chp4主存储器正确方法：多体交叉存储器特征：每个模块都有独立的读写控制电路、地址寄存器和数据寄存器，各自以等同方式与CPU传送信息。1、CPU将地址送达1个模块，即被该模块的AR读取，此后可以继续送出第二个地址到下一个模块。注意：2、每个模块单独的存储周期仍是6T，即每个模块中两个字的存储间隔至少保持6T。Chp4主存储器TTTTTT1TTTTTT2TTTTTT3TTTTTT4TTTTTT5TTTTTT6TTTTTT7TTTTTT8TTTTTT9TTTTTT10TTTTTT11TTTTTT12TTTTTT13TTTTTT14TTTTTT15TTTTTT16M0M1M3M4M0M1M3M4M0M1M3M4M0M1M3M46T6T6T9T需要周期：3×6T+9T=27TChp4主存储器【4.14】补充作业：CPU有16根地址线、16根数据线，MREQ′为访存信号，W/R′为读写控制信号。现有ROM芯片两种(2K×8、8K×4)、RAM芯片三种(1K×4、2K×8、8K×8)。请选择合适的芯片设计主存