计算机组织与结构复习参考题5

1计算机组织与结构复习参考题5D、A、C、B、DC、D、C、B、AA、C、B、D、DA、C、B、C、D一、单项选择题（在每小题的四个备选答案中，选出一个正确的答案，并将其号码填在题干的括号内。每小题1分，共20分）1.若x补=0.1101010，则x原=（）。CA、1.0010101B、1.0010110C、0.0010110D、0.11010102.若定点整数4位，含1位符号位，补码表示，则所能表示的最大负数为（B）。A、-7B、-8C、-16D、-153.定点8位字长的字，采用反码形式表示时，一个字所表示的整数范围是（B）。A、–128—+127B、-127—+127C、-128—+128D、-129—+1284.若采用双符号位，则发生正向溢出的特征是：双符号位为（B）。A、00B、01C、10D、115.假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是（D）。A、11001011B、11010110C、11000001D、110010016.原码加减交替除法又称为不恢复余数法，因此（C）。A、不存在恢复余数的操作B、当某一步运算不够减时，做恢复余数的操作C、仅当最后一步余数为负时，做恢复余数的操作D、当某一步余数为负时，做恢复余数的操作7.为了缩短指令中某个地址段的位数，有效的方法是采取（D）。A、立即寻址B、变址寻址C、间接寻址D、寄存器寻址8.变址寻址方式中，操作数的有效地址等于（C）。A、基值寄存器内容加上形式地址（位移量）B、堆栈指示器内容加上形式地址（位移量）C、变址寄存器内容加上形式地址（位移量）D、程序计数器内容加上形式地址（位移量）9.堆栈指针SP的内容是（B）。A、栈顶单元内容B、栈顶单元地址C、栈底单元内容D、栈底单元地址10.算术/逻辑运算单元74181ALU可完成（A）。题序一二三四五六七八总分得分评卷人2A、16种算术运算功能和16种逻辑运算功能B、16种逻辑运算功能C、16种算术运算功能D、4位乘法运算功能11.高速缓冲存储器Cache一般采取（A）。A、随机存取方式B、顺序存取方式C、半顺序存取方式D、只读不写方式12.EPROM是指（D）。A.读写存储器B.只读存储器C.可编程的只读存储器D.光擦除可编程的只读存储器13.根据国标规定，每个汉字在计算机内占用（B）存储。A.一个字节B.二个字节C.三个字节D.四个字节14.在虚拟存储器中，当程序正在执行时，由（D）完成地址映射。A.程序员B.编译器C.装入程序D.操作系统15.在微程序控制器中，根据控制转移字段ＢＣＦ确定转移方向的微地址的形成方法是（D）。A.计数方式B.断定方式C.增量方式D.结合方式16.采用虚拟存储器的主要目的是（B）。A.提高外存储器的存取速度提B.扩大存储器空间，并能进行自动管理C.高主存储器的存取速度D.扩大外存储器的存储空间17.指令周期是指（C）。A．CPU从主存取出一条指令的时间B．CPU执行一条指令的时间C．CPU从主存取出一条指令加上执行这条指令的时间D．时钟周期时间18.微程序控制器中，机器指令与微指令的关系是（B）。A.每一条机器指令由一条微指令来执行B.每一条机器指令由一段微指令编写的微程序来解释执行C.每一条机器指令组成的程序可由一条微指令来执行D.一条微指令由若干条机器指令组成19.为了减少指令相关性对执行速度的影响，消除了因WAW与WAR险象引起的暂停，采用的方法是（C）。A.静态指令调度B.记分牌法C.Tomsulo保存站法D.分支预测20.计算机系统按指令流、数据流及其多倍性分类，阵列计算机属于（D）。A.SISDB.MISDC.MIMDD.SIMD二、判断题（正确的在题后括号内写“Y”，错误的写“N”。每小题1分，共10分）31.计算机体系结构是一门研究计算机硬件结构的学科（）。2.计算机软硬件功能是完全等效的（）。3.根据Amdahl定律，加快某部件执行速度所获得的系统性能加速比，取决于这种执行方式被使用的频度（）。4.CPU访问存储器的时间是由存储器的容量决定的，存储容量与越大，访问存储器所需的时间越长（）。5.转移类指令能改变指令执行顺序，因此，执行这类指令时，PC和SP的值都将发生变化（）。6.控制存储器是用来存放微程序的存储器，它应该比主存储器速度快（）。7.逻辑地址是程序员编程时使用的，与内存物理地址无固定对应关系的地址（）。8.在分支预测法中，用2位饱和计数预测器预测未来转移情况的准确率最高（）。9.标量流水线方式计算机不能对向量数组进行运算（）。10.向量处理计算机一般采用流水的方法对多个数据元素进行并行的处理（）。三、简答题（每题5分，共25分）1．将十进制数值：-5/32用ＩＥＥＥ单精度代码的十六进制数值表示。2．解释什么是多级结构存储器系统中的一致性原则和包含性原则？3．对单总线CPU结构，源操作数采用寄存器间接寻址方式，写出加法指令ADDR1，（R2）的执行过程及T3时钟周期内的控制信号。4．硬连线控制器产生微命令的主要条件是哪些？5．（不算CPU中的寄存器级）存储系统一般由哪三级组成？分别简述各层存储器的作用（存放什么内容）及对速度、容量的要求。四、计算题（20分）1．请用补码一位乘法中的Booth算法，计算x*y=？x=0101，y=-0101，写出计算过程。2．一台实验计算机的指令系统共有10条指令，它们的使用频率分别为：0.19,0.12,0.10,0.13,0.17,0.03,0.02,0.15,0.08,0.011).要求操作码的平均长度最短，请设计操作码编码，并计算所设计操作码的实际平均长度；2).若操作码为固定长度编码，需要多少位？对应的编码是什么？其后继产品需要增加24条指令，并与原来指令保持兼容，操作码应该扩展到多少位？对应的编码是什么？4五、分析设计题(25分)1．（12分）用16M×8位的存储芯片构成一个64M×16位的主存储器。地址线A，数据线D，读写控制信号端WE，CE为片选输入端，MREQ为CPU的访存请求信号端。(1)计算需要多少个16M×8位存储器芯片。(2)存储器芯片和主存储器的地址长度各需要多少位？(3)完整画出用存储器芯片构成主存储器的逻辑示意图。用存储器芯片构成主存储器的逻辑示意图2．（13分）一台单流水线多操作部件的处理机上执行以下的指令序列，每条指令都要经过取指令、译码、执行和写结果4个流水段，取指令、指令译码和写回各需要一个时钟周期，MOVE、ADD和MUL操作各需要2个、3个和4个时钟周期，执行部件可流水。流水线中具有相关专用通路。k：MOVER1,R0；R1←（R0）把R0寄存器内容存到R1寄存器中k+1：MULR0,R2,R1；R0←（R2）×（R1）k+2：ADDR0,R2,R3；R0←（R2）＋（R3）(1)在程序实际执行过程中，有哪几种数据相关会引起流水线停顿？(2)画出指令执行过程的流水线时空图，并计算执行完这三条指令共使用了多少个时钟周期。5参考答案一、20分D、A、C、B、DC、D、C、B、AA、C、B、D、DA、C、B、C、D二、10分NNYNNYYNNY三、25分每题5分1.答：-5/32=-0.00101=-1.01*2124-127124=01111100101111100010000000000000000000000000BE200000H2.一致性原则，指保存在不同级的存储器中同一个数据必须有相同的值；包含性原则，指保存在内层存储器（靠近CPU）中的数据一定也被保存在外层存储器中，即保存在内层存储器中的数据只是已保存在外层存储器中更多数据中的一小部分的复制品。3.PC—MAR，PC+1—PC读；DBUS—MDR—IR；R1—Y；R2—MAR读；MDR+Y--Z；Z—R1。T3:R1out，IRin4.硬连线控制器依靠组合逻辑电路产生微命令，产生微命令的条件，主要有：A、指令代码B、时序信号C、程序状态信息与标志位D、外部请求信号。5.主存：存放需要CPU运行的程序和数据，速度较快，容量较大；Cache：存放当前访问频繁的内容，即主存某些页的内容复制。速度最快，容量较小；外存：存放需联机保存但暂不执行的程序和数据。容量很大而速度较慢。四、20分每题10分1．解：X=0101Y=-0101X补=000101-X补=111011Y补=101100000010110+11101111101111110111011+00000011110111111011101+000101600001100000111110111011+11110011110011111001111（X*Y）补=1111100111（X*Y）原=-000110012．(1)采用Huffma编码法操作码平均长度：H＝0.19*2＋(0.17+0.15+0.13+0.12+0.10)*3+0.08*4+0.03*5+(0.02+0.01)*2＝3.04频率0．190．170．150．130．120．100．080．030．020．01代码11011010001101100000100001000001000000长度2333334566(2)固定长度4位编码，即0000—1001B产品再增加24条指令，要用6位编码，即101000--111111五、25分1．13分解k：MOVER1,R0；R1←（R0）k+1：MULR0,R2,R1；R0←（R2）×（R1）k+2：ADDR0,R2,R3；R0←（R2）＋（R3）(1)k与k+1之间有关于R1的写后读数据相关，流水线停顿1个周期k+1与k+2之间有关于R0的写后写数据相关，流水线停顿2个周期(2)执行完这三条指令共使用了10个时钟周期周期1234567899MOVEIFIDEXEEXEWBMULIFIDEXEEXEEXEEXEWBADDIFIDEXEEXEEXEWB2．12分解：(1)需要存储器芯片：(2)存储器芯片的地址长度为24位主存储器的地址长度为26位(3)用存储器芯片构成主存储器的逻辑示意图如下：7