自动化学院IC课程设计题目

自动化学院IC课程设计题目2015年秋课程设计报告的统一要求：（1）课程设计报告的模板为《华中科技大学本科毕业设计论文模板》。必须包括：中文摘要、关键词、Abstract、KeyWords、目录、正文、致谢、参考文献。可以将部分代码或者网表放在论文的附录中。（2）正文一般要求：题目的理解和介绍，理论推导和计算，仿真和研制结果，结论。另外加上一章《心得体会》，给出课程设计中的酸甜苦辣和心得体会，以及个人在该项目组中承担的工作、工作量百分比。（3）对于数字IC的题目，正文应包括：题目要求及理解、系统设计（得到系统框图和各模块的设计规格）、模块设计（要求、过程、仿真、仿真结果分析）、整体电路仿真和综合、源代码和注释、结论及讨论、心得体会。（4）对于模拟IC的题目，正文应包括：题目要求及理解、系统设计、模块设计（电路结构、电路参数的手工推导、电路指标的手工验证）、电路仿真（含模块仿真和系统仿真，包括仿真电路图、带注释的仿真网表、仿真波形及分析）、结论及讨论、心得体会。结论部分要求以表格的形式对设计指标、手工计算指标、以及仿真指标进行一一的对照和比较分析。（5）强烈要求有组内分工，并从课程设计报告中得到体现。个人完成的工作详写，组内其他人完成的工作略写。完全相同或稍有区别的论文分数不会很高。目录1、电流基准电路的设计.......................................................................................................22、RAIL-TO-RAIL运算放大器的设计....................................................................................23、光电二极管信号接收前端跨阻放大器设计...................................错误!未定义书签。4、VIC向量中断控制器的VERILOG电路实现..................................................................45、电流型运算放大器的设计...............................................................................................56、上变频混频器的设计.......................................................................................................57、FIR滤波器的VERILOG实现与仿真...............................................................................68、高速锁存型比较器的设计.............................................................................................109、UHFRFIDTAG上电复位电路的设计.........................................................................1010、自复位锁存器的设计...................................................................................................1111、单总线接口（OWI）控制器的建模及设计...............................................................1312、基于SYSTEMC的8位RISC-MCU核的建模及设计................................................1613、自选题.............................................................................................错误!未定义书签。1、电流基准电路的设计指导老师：邹志革（[e-mail],87541768）助教：徐博[e-mail]本次课程设计的目标是设计一个符合一定性能要求的电流基准电路，设计要求如下：（1）学习下图中电流基准电路的工作原理；（2）通过计算初步确定电路参数；（3）对电路进行仿真和调整，直到电路性能达到要求；（4）性能要求：电路可在1.5V~3.5V的电源电压下工作，产生一个与电源电压大小无关的基准电流；在1.5V~3.5V的电源电压范围内，基准电流的变化小于3%。参考电路：参考文献：[1]拉扎维.模拟CMOS集成电路设计[M]//西安交通大学出版社,2003.重点参考章节：11.2[2]何乐年.模拟集成电路设计与仿真[M]//科学出版社,2008.重点参考章节：第九章2、简单放大器的分析与设计指导老师：邹志革（[e-mail],87541768）助教：陈文峰电话：[phone]邮箱：[e-mail]1，题目要求：根据图示放大电路原理图，设计MOS管相关参数，使电路达到规定指标。2，电路图如下图所示：VDD3，设计要求：1)分析电路，推导传递函数；2)增益     500Av相位裕度45度以上；3)增益带宽积1GBWMHz；4)负载10,10LLCpFRK；5)其他放大器常见设计参数达到一般要求即可，但是要清楚参数定义及仿真方法。3、自选题指导老师：邹志革（[e-mail],87541768）题目需要提前与指导老师沟通。题目难度、实用性、创新性、完成度均参与评分。4、VIC向量中断控制器的Verilog电路实现指导教师：郑朝霞（87541768，[e-mail]）助教吴旭峰，电话：[phone]，邮箱：[e-mail]设计任务：用Verilog语言设计实现一VIC向量中断控制器，支持IRQ中断和FIQ中断：FIQ中断：具有最高优先级；向量IRQ中断：具有中等优先级；VIC最多支持16个优先级IRQ中断，并且为每个优先级指定一个服务程序入口地址。在发生向量IRQ中断后，相应优先级的服务程序入口地址，被装入向量地址寄存器VICVectAddr中，通过一条ARM指令即可跳转到相应的服务程序入口处。关键词：中断控制器；VIC；中断控制器verilog参考文献：系列的向量中断控制器VICLPC2000系列ARM向量中断控制器（VIC）.pdf任务要求：1)查阅相关VIC向量中断控制器的资料；2)按照要求，用Verilog语言编写RTL代码，实现相关功能；3)用Verilog语言编写testbench测试代码；4)用ModelSim完成功能仿真；5)完成设计报告(要有仿真波形及其分析)。5、环形振荡器的设计指导老师：童乔凌（[e-mail]，13545185118）助教：陈晨（13367284259，[e-mail]）设计任务：环形振荡器能够提供一个频率稳定在3.5kHz的方波作为时钟信号，在5V电源电压条件下，其性能尽可能满足如下指标：1.25℃、电源电压为3.5V条件下，输出信号频率为3.5kHz；2.温度从-20℃变化到85℃时，输出信号频率变化低于30%；设计要求：1.画出电路架构图，分析特征尺寸对性能的影响；2.计算电容值和MOS管的尺寸；3.通过仿真软件对设计进行验证。参考电路如下图所示：6、带通滤波放大器的设计指导老师：邹雪城87541768助教：任达明（[e-mail],13080652343）图1所示为带通滤波放大器电路，请：（1）分析图1电路的滤波原理；（2）参考图中的电路，按照下面的设计指标设计一个基于180nmCMOS工艺的带通滤波放大器：设计指标：3dB带宽为50kHz-25MHz，增益32dB(注：电源电压VDD=1.8V，输入共模为900mV)VBiasIN_NIN_PVDDOUT_NOUT_P图1带通滤波放大器7、FIR滤波器的Verilog实现与仿真指导教师：刘政林（87611245-8422，[e-mail]）助教:陈小强(13667233380，[e-mail])FIR(FiniteImpulseResponse)滤波器：又称为非递归型滤波器，是数字信号处理系统中最基本的元件。它可以在保证任意幅频特性的同时具有严格的线性相频特性，同时其单位抽样响应是有限长的。FIR滤波器在通信、图像处理、模式识别等领域都有着广泛的应用。设计任务：使用Verilog设计实现一个12阶的FIR低通滤波器，归一化截止频率为π/4，并使用Modelsim软件进行仿真。任务说明：（1）FIR滤波器是对A/D器件采样得的数字信号进行滤波，滤波器输出的数据是一串数字序列。仿真时采用的数字信号由DDS产生。（2）FIR滤波器的原理见附件1，采用卷积的方法设计一个12阶的FIR低通滤波器，归一化截止频率为π/4。（3）FIR滤波器的实现采用转置结构，常数乘法器采用CSD乘法器。任务要求：（1）查阅相关FIR滤波器的资料；（2）按照任务说明，用Verilog语言编写RTL级代码，实现FIR滤波器的功能；（3）用Verilog语言编写testbench测试代码；（4）用ModelSim完成功能仿真；（5）完成设计报告(要有仿真波形及其分析)。附件1：FIR滤波器的原理1.采样与混叠（1）数字信号是通过ADC连续匀速采集模拟信号得到的，ADC采集信号的速度（每秒采集样本的次数）称为采样率（fs），单位：sps(samplespersecond)，或者也可以用Hz。（2）奈奎斯特定律：信号的带宽=采样率/2如果使用10Msps的采样率采集信号，能采到的模拟信号的带宽为5MHz。如果ADC的采样率为10Msps，那么它采集1MHz正弦波和采集9MHz正弦波得到的数字序列是一模一样的！反过来，这样一个序列既可以还原成1MHz的正弦信号，也可以还原成9MHz的正弦信号。这称为“混叠”。为了消除混叠，模拟信号进入ADC之前需要限制带宽（模拟滤波器），DAC输出信号后，需要通过模拟滤波器重构（挑选）需要的频带的信号。（3）归一化的频率，如果信号频率为f，通常将“2πf/fs”或“2f/fs”称为归一化截止频率。图1采样与混叠2.FIR滤波器滤波器的频域响应（以理想低通滤波器为例）：在频域上理解滤波：滤波《=》频域乘积因此，有滤波方法：把信号x经FT（傅里叶变换）后与HLP相乘再IFT。但是如果要数字实现，计算量太大。FIR滤波器则是直接在时域计算：频域乘积《=》时域卷积滤波器的单位冲激响应：如何实现卷积（长累加链结构）：这里的ωc是归一化的截止频率（0~fs/2，0~π）。但是，hi是无限的，而实际结构是有限的，因此必须截短hi。如果滤波器结构长度为N（即为阶数+1），那就只在原点两边对称地取N个数——称为“矩形窗”，但是矩形窗截短冲激响应得到系数的FIR滤波器的实际响应比较糟糕，这里推荐使用汉明窗来截取。3.常数乘法器的实现FIR滤波器中用到的常数乘法器采用CSD乘法器实现。乘法器的本质是移位相加：然而也可以采用如下方法：这种以减法表示的数称为“CSD”数，可以减少移位和加法的数量，其转换方法如下：an=a-1=0;v-1=0;sn=1;for(i=