搜索
1第二章运算方法和运算器1.设x=2010×0.11011011，y=2100×（-0.10101100），求x+y。(答案参考课本P55~P56)解：假设两数均以补码表示，阶码采用双符号位，尾数采用单符号位，隐藏位1已经放在小数点后面，则它们的浮点表示分别为[x]浮=00010，0.11011011[y]浮=001000.01010100（1）求阶差并对阶△E=Ex-Ey=[Ex]补+[-Ey]补=00010+11100=11110即△E为-2，x的阶码小，应使Mx右移2位，Ex加2，[x]浮=00010，0.00110110（11）其中（11）表示Mx右移2位后移出的最低两位数。(2)尾数求和0.00110110（11）+1.01010100______________________________1.10001010(11)(3)规格化处理尾数运算结果的符号位和最高数值位为同值，应执行左规处理，结果为1.00010101（10）阶码为00011。（4）舍入处理采用0舍1入法处理，则有1.00010101+1_______________________1.00010110(5)判溢出阶码符号位为00，不溢出，故得最终结果为x+y=2001×（-0.11101010）2.设计一个ALU（4位），完成加、减、取反、取补、逻辑乘、逻辑加、传送、加1等8种运算功能。解Cn+i+1Cn+iXiYiS0S1S2全加器函数发生器2AiBi000:逻辑0001：AB010：A+B011：A异或B100：A加B101：A减B减1110：A加A111：A其中，000~011为四种逻辑运算，100~111为四种算术运算。根据功能表可以很容易地设计出简化的函数发生器。第三章存储器1.用16K×16位的DRAM芯片构成64K×32位存储器。问需要多少个这样的DRAM芯片？画出该存储器的组成逻辑框图。解：DRAM芯片容量为16K×16位=214×16片内地址线14位（A13—A0），数据线16位。存储器容量为64K×32位=216×32全部地址线16位（A15—A0），数据线32位。所需芯片总数为（64K×32）÷（16K×16）=8（片）因此存储器可分为4个模块，每个模块16K×32位，各模块通过A15、A14进行2:4译码器选择。存储器的组成逻辑框图如下：32.已知某16位机的主存采用半导体存贮器，地址码为18位，若使用8K×8位SRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式。问：（1）若每个模板为32K×16位，共需几个模块板?（2）每个模块内共有多少片RAM芯片?（3）主存共需多少RAM芯片？CPU如何选择模块板？解：（1）由于主存地址码给定18位，所以最大存储空间为218=256K，主存的最大容量为256KB。现每个模块条的存储容量为32KB，所以主存共需256KB/32KB=8块板。（2）每个模块条的存储容量为32KB，现使用4K×4位的RAM芯片拼成4K×8位（共8组），用地址码的低12（A0——A11）直接接到芯片地址输入端，然后用地址的高3位（A14——A12）通过3：8译码器输出分别接到8组芯片的选片端。共有8×2=16个RAM。（3）据前面所得，共需8个模条，每个模条上有16片芯片，故主存共需8×16=128片RAM芯片。3.设存储器容量为64M，字长为64位，模块数m=8，分别用顺序和交叉方式进行组织，存储周期T=100ns，数据总线宽度为64位，总线传送周期τ=50ns。求：顺序存储器和交叉存储器的带宽各是多少？使用交叉方式的好处？解：顺序存储器和交叉存储器连续读出m=8个字的信息总量都是：q=64位×8=512位顺序存储器和交叉存储器连续读出8个字所需的时间分别是：t1=mT=8×100ns=8×10-7st2=T+(m-1)τ=100ns+7*50ns=450ns=4.5*10-7ns顺序存储器和交叉存储器的带宽分别是：W1=q/t1=512÷(8*10-7)=64×107[位/s]W2=q/t2=512÷(4.5*10-7)=113.8*107[位/s]对于连续字的成块出传送，交叉方式的存储器可以实现多模块流水式的并行存取，大大提高存储器的带宽4.有一主存-CACHE层次的存储器，其主存容量是1M，CACHE的容量32K，每快4K，采用直接地址映像方式（1）写出主存地址的格式，并标出各字段的长度。（2）画出主存与Cache之间各个块的映像对应关系。（3）计算主存地址为23401H的存储单元如果映射应该在CHCHE的哪个块中？解：（1）32/4=8=2^3，所以cache中可容纳8个区块，索引部分含3位，用来选择8个区块中的一个，另加12位用来区分区块内的4K字节，1M/32K=32=2^5，故用5位标记选择Cache子系统3119151412110标记索引块内地址选择4（2）标记（5位）索引（3位）块内地址（12位）主存地址：*********Cache地址：******（3）23401H的低15位用二进制表示为：011010000000001其中011表示在Cache的第4个区块中（000表示第一块）第三章指令系统和微程序控制1.下图给出了微程序控制的部分微指令序列，图中每一框代表一条微指令。分支点a由指令寄存器IR5，IR6两位决定，分支点b由条件码标志c决定。现采用断定方式实现微程序的程序控制，已知微地址寄存器长度为8位，要求：（1）设计实现该微指令序列的微指令字顺序控制字段的格式。(5分）（2）画出微地址转移逻辑图。（5分）解：（1）已知微地址寄存器长度为8位，故推知控存容量为256单元。所给条件中微程序有两处分支转移。如不考虑他分支转移，则需要判别测试位P1，P2（直接控制），故顺序控制字段共10位，其格式如下,AI表示微地址寄存器：P1P2A1,A2…A8（2）转移逻辑表达式如下：A8=P1·IR6·T4A7=P1·IR5·T4A6=P2·C0·T4其中T4为节拍脉冲信号。在P1条件下，当IR6=1时，T4脉冲到来时微地址寄存器的第8位A8将置“1”，从而将该位由“0”修改为“1”。如果IR6=0，则A8的“0”状态保持不变，A7，A6的修改也类似。根据转移逻辑表达式，很容易画出转移逻辑电路图，可用触发器强制端实现。判别字段下地址字段51.已知某机采用微程序控制方式，其控制存储器容量为512×48（位），微程序在整个控制存储器中实现转移，可控制的条件共4个，微指令采用水平型格式，后继微指令地址采用断定方式，如图所示：←操作控制→←——————顺序控制————————→（1）微指令中的三个字段分别应多少位？（4分）（2）画出对应这种微指令格式的微程序控制器逻辑框图。（6分）解：（1）假设判别测试字段中每一位为一个判别标志，那么由于有4个转移条件，故该字段为4位（如采用字段译码只需3位），下地址字段为9位，因此控制存储器容量为512个单元，微命令字段是（48–4-9）=35位。（2）对应上述微指令格式的微程序控制器逻辑框图如B1.2如下：其中微地址寄存器对应下地址字段，P字段即为判别测试字段，控制字段即为微命令子段，后两部分组成微指令寄存器。地址转移逻辑的输入是指令寄存器OP码，各状态条件以及判别测试字段所给的判别标志（某一位为1），转移逻辑输出修改微地址寄存器的适当位数，从而实现微程序的分支转移。微命令字段判别测试字段下地址字段6附录简单题1.从常用PCI总线结构图,说明三种桥的功能。（1）HOST总线：连接主存、多个CPU。（2）PCI总线：连接各种高速的PCI设备。亦可使用HOST桥与HOST总线相连或使用PCI/PCI桥与已经同HOST桥连接的PCI总线相连。从而可扩充整个系统的PCI总线负载能力。（3）LAGACY总线：可以是ISA，EISA，MCA等性能较低的传统总线，以便充分利用市场上现有的适配器卡，支持中低速I/O设备。桥在PCI总线体系结构中起着重要作用，它连接两条总线，使彼此间相互通信。桥是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间上，从而使系统中任意一个总线主设备都能看到同样的一份地址表。利用桥可以实现总线间的猝发式传送，可使所有的存取都按CPU的需要出现在总线上。由上可见，以桥连接实现的PCI总线结构具有很好的扩充性和兼容性，允许多条总线并行工作。2.微程序控制的基本思想是：把指令执行所需要的所有控制信号存放在控制存储器中，需要时从这个存储器中读取，即把操作控制信号编成微指令，存放在控制存储器中。一条机器指令的功能通常用许多条微指令组成的序列来实现，这个微指令序列称为微程序。微指令在控制存储器中的存储位置称为微地址。3.RISC指令系统具有哪些主要特点？(p124)答：RISC是精简指令系统计算机。RISC指令系统通过简化指令，使计算机的结构更加简单合理，并通过减少指令执行周期数的途径，达到提高机器速度的目的。主要特点：（1）选取使用频度较高的一些简单指令，复杂指令的功能由执行频度高的简单指令组合来实现。（2）指令长度固定，指令格式和寻址方式种类少。（3）CPU中通用寄存器数量多，大多数指令操作都在寄存器之间进行，只有取数和存数指令访问存储器。（4）采用流水线技术，大部分指令在一个时钟周期内完成。（5）控制器采用组合逻辑控制，不用微程序控制。采用优化的编译程序。4.什么是闪速存储器？它有哪些特点?7闪速存储器是高密度、非易失性的读/写半导体存储器。从原理上看，它属于ROM型存储器，但是它又可随机改写信息；从功能上看，它又相当于RAM，所以传统ROM与RAM的定义和划分已失去意义。因而它是一种全新的存储器技术。特点：（1）固有的非易失性，（2）廉价的高密度，（3）可直接执行（4）固态性能