译码器及数据选择器的应用

译码器及数据选择器的应用一、实验目的1．掌握译码器（74LS138）的逻辑功能和使用方法。2．掌握数据选择器（74LS151）的逻辑功能和使用方法。二、实验原理译码器和数据选择器都属于中规模集成电路，中规模集成器件多数是专用的功能器件,具有某种特定的逻辑功能,采用这些功能器件实现组合逻辑函数，基本采用逻辑函数对比法。在一般情况下，使用译码器和附加的门电路实现多输出逻辑函数较方便，而使用数据选择器实现单输出逻辑函数较方便。1.译码器一个n变量的译码器的输出包含了n变量的所有最小项.例如,如图5.1.4-1是3线/8线译码器(74LS138)，有三个选通端1S、2S和3S，只有当1S=1、2S+3S=0时，译码器才被选通，否则，译码器被禁止，所有的输出端被封锁在高电平。利用选片作用也可以将多片连接起来以扩展译码器的功能。8个输出包含3个变量的全部最小项的译码。表5.1.4-1是3线／8线译码器的功能表。用n变量译码器加上输出与非门电路，就能获得任何形式的输入变量不大于n的组合逻辑电路。图174LS138（3线/8线译码器）2.数据选择器一个n个地址端的数据选择器，具有对2n个数据选择的功能。例如，八选一数据选择器（74LS151），如图2所示，n＝3，可完成八选一的功能，见表2。由真值表可写出：70126012501240123012201210120012DAAADAAADAAADAAADAAADAAADAAADAAAY数据选择器又称多开路开关，其功能是在多路并行传输数据中选通一路送到输出线上。图274LS151（八选一数据选择器）表5.1.4-274LS151功能表控制输入输出S2A1A0AYY1×××0100000D0D00011D1D00102D2D00113D3D01004D4D01015D5D01105D6D01117D7D三、实验仪器及器材数字实验箱一台，集成芯片74LS00、74LS20、74LS138、74LS151各一块，导线若干。四、实验内容1.三输入变量译码器(74LS138)１）功能测试：地址输入端Ａ2Ａ1Ａ0是一组三位二进制代码，其中Ａ２权最高，Ａ0权最低。按实验电路图3接线，将实现结果填入功能表3中。表374LS1381图3电路图２）用译码器（74LS138）和与非门（74LS20）实现多输出逻辑函数。)CB(ACBAF1ACF2首先进行功能设计并确定实验步骤：（1）将函数Ｆ1和Ｆ2化为最小项表达式，并进行变换，即：CBABCACBACBA)CB(ACBAF1=m1+m2+m3+m5=5321mmmm75752mmmmABCCBAACF由3线／８线译码器功能表可知，每一个输出信号只对应一个最小项，即：7766554433221100mY,mYmY,mY,mY,mY,mY,mY则：53211YYYYF752YYF（2）将输入变量Ａ、Ｂ、Ｃ分别加到译码器的地址输入端Ａ2Ａ1Ａ0，用与非门作为Ｆ1、Ｆ2的输出门，就可以得到译码器实现Ｆ1、Ｆ2函数的逻辑电路。（3）设计完成电路图4，将测试结果填入真值表4中输入输出A2A1A00Y1Y2Y3Y4Y5Y6Y7Y000001010011100101110111A2Y0A1Y1A0Y2Y3Y4SaY5SbY6ScY7F174LS1381F2图4电路图表42．八选一数据选择器（74LS151）1）功能测试：测试电路如图5所示，S是片选端，S＝0时数据选择器工作，否则被禁止。2）验证Ａ2Ａ1Ａ0为000，D0路选通，D0数据由Ｙ输出：将D0接逻辑电平，当D0的数据输入为0时，Ｙ应输出0；当D0的数据输入为１时，Ｙ应输出1，这表明Ｙ输出为D0，其他验证于此类同。ABC图5电路图ABCF1F2000001010011100101110111A2Y0A1Y1A0Y2Y3Y4SaY5SbY6ScY7&&D0D1D2YD3D474LS151D5D6D7SA2A1A0表53）用八选一数据选择器（74LS151）设计一个三路表决器。该电路有A、B、C三个输入端，分别表示三个人的表决情况，“同意”为1态，“不同意”为0态，当多数同意时，输出为1态，否则为0态。（1）根据题意列出真值表，写出最小项逻辑表达式：F=设计完成实验电路图（见图6），并将测试结果填入表6中。表6ABC图6电路图五、实验报告分析提示阅读本实验内容，完成实验内容的电路设计。六、思考题1．分析74LS138的as、bs、cs端和74LS151的s端的作用。2．总结用译码器和多路选择器设计组合电路的方法。SABCF000000010010001101000101011001111×××ABCF000001010011100101110111D0D1D2YD3D474LS151D5D6D7SA2A1A0