编程软件ispLEVER

编程软件ispLEVER编程软件ispLEVER及原理图输入法编程软件ispLEVERispLEVER编程软件在系统可编程器件设计步骤ISP器件的三种逻辑设计方法编译、模拟、器件适配与下载ispLEVER编程软件1.开发工具概念开发环境：Lattice公司提供的ispLEVER，是一种通用电子设计软件。ispLEVER编程软件(1)它支持原理图、硬件描述语言（ABEL-HDL、VHDL、Verilog）以及原理图和硬件描述语言混合输入三种方式。(2)能对设计进行逻辑优化，并将逻辑映射到器件中去，自动完成预布线，生成编程所需的熔丝图文件，通过下载电缆下载到器件中。(3)ispLEVER在WINDOWS平台上运行，支持层次设计，具有十分友好的人机界面。整个设计工作流程大致分为创建新设计项目，选择器件，输入源文件，编译与优化，逻辑模拟，连接和器件适配，下载等若干过程。ispLEVER编程软件2.项目导航器ispLEVER使用了项目的概念。一个项目代表一个设计。一个项目所用的全部文件应放在一个单独的目录中。项目导航器保存项目设计中每一部分的过程及状态。ispLEVER编程软件(1)源文件窗口位于导航器的左半部分。显示与项目有关的所有设计文件名和器件名。每个文件名前都有图标，以图形方式直观表示文件的类型。①项目记录本：项目标题，它指出了项目的名称，在项目导航器文件窗口中，项目的组织是通过将项目的全部文件收集到项目记录本中实现的。项目记录本列出了用户在设计，测试，和器件选择过程中的全部原理图和行为描述文件。②项目源文件：用户能够用不同的方式描述设计，这些描述就是源文件。每个源文件是设计中的一个部件。ispLEVER编程软件(2)进程窗口右半部分是进程窗口，该窗口显示源文件窗口中所选中文件能进行的所有操作。这些操作包括：编译，逻辑化简，生成测试模块，连接，器件适配，下载等，完成从设计输入到下载的每一步骤。①源文件级进程：包括源文件输入，编译，优化等。在源文件窗口单击一个源文件，进程窗口中将出现指示处理此源文件的源文件级进程。②项目级进程：包括连接，器件适配，编译时序报告，下载等。在源文件窗口中单击器件图标，进程窗口中将出现指示该器件处理的项目级进程。编程软件ispLEVERispLEVER编程软件在系统可编程器件设计步骤ISP器件的三种逻辑设计方法编译、模拟、器件适配与下载在系统可编程器件设计步骤在系统可编程器件设计步骤对一个可编程器件的设计大致经过以下步骤：创建新设计项目，选择器件，输入源文件，编译与优化，功能模拟或者时序模拟，连接与器件适配，下载。在系统可编程器件设计步骤1.创建新设计项目设计的第一步，它的任务是建立一个项目，包括项目文件和项目标题。2.选择器件在器件选择窗口中选择要使用的器件。针对某个可编程器件进行设计时，建立项目后，应首先选择器件。3.输入和修改源文件设计过程中最重要的一步。所有的设计思想通过源程序的形式输入计算机。一个项目可能由一个或多个源文件组成。在系统可编程器件设计步骤4.编译与优化原理图和ABEL-HDL文件必须经过编译。编译用途和其他语言是一样的。若不能通过编译，则需返回修改源文件。5.仿真目的是对设计的正确性进行检验。从功能上对设计的正确性进行检查，它假定信号的传输时间为0，与适配器的时间无关。若仿真结果与设计要求不符，则需修改设计。在系统可编程器件设计步骤6.连接与器件适配连接将编译后的各模块连接成一个文件。器件适配则把设计放进目标器件中。7.下载通过下载电缆，将生成的JED数据文件下载到电路板上的ISP器件中。下载又称为编程。一个ISP器件只有经过下载这一步骤，才能将设计成果转化为该器件的功能，在电路板上发挥应有的作用。编程软件ispLEVERispLEVER编程软件在系统可编程器件设计步骤ISP器件的三种逻辑设计方法编译、模拟、器件适配与下载ISP器件的三种逻辑设计方法建立由原理图源文件组成的设计由ABEL-HDL源文件组成的设计混合设计及层次导航ISP器件的三种逻辑设计方法建立由原理图源文件组成的设计1.创建一个新的设计项目选择菜单File-NewProject...在CreateNewProject对话框的ProjectName栏中，键入项目名，在Projecttype栏中选择Schematic/ABEL你可以看到默认的项目名和器件型号:UntitledandispLSI5256VE-165LF256。用鼠标双击Untitled，在Title文本框中输入项目ISP器件的三种逻辑设计方法2.选择器件双击ispLSI5256VE-165LF256,你会看到DeviceSelector对话框(如下图所示)，选择器件，按ok按钮。器件系列选择窗，选择ispLSI1K系列根据实验板上的目标器件型号选择，如选ispLSI1032E-70LJ84ISP器件的三种逻辑设计方法在软件弹出的如下图显示的提示窗口中，选择否。在软件弹出的如下图显示的ConfirmChange窗口中，按Yes按钮。在软件接着弹出的如下图显示的ispLEVERProjectNavigato窗口中，按Yes按钮,以用来去除原有的约束条件。ISP器件的三种逻辑设计方法3.在设计中增加源文件从菜单上选择Source项，选择new。在对话框中，选择Schematic(原理图)，并按OK。输入文件名demo，确认后按OK。现在出现了如图所示的原理图编辑器，可以开始绘制原理图了。ISP器件的三种逻辑设计方法4.建立元件符号（Symbol）ispLEVER工具的一个非常有用的特点是能够迅速地建立起一张原理图的符号。通过这一步骤，你可以建立一个可供反复调用的逻辑宏元件，以便放置在更高一层的原理图纸上。双击原理图的资源文件demo.sch，把它打开。在原理图编辑器中，选择File菜单。从下拉菜单中，选择MatchingSymbol命令。关闭原理图。至此，这张原理图的宏元件符号已经建立完毕，并且被加到元件表中。你可以在下一步中调用这个元件。ISP器件的三种逻辑设计方法由ABEL-HDL源文件组成的设计1、建立新项目■启动ispLEVER，进入项目导航器ProjectNavigator窗口。■单击FILE菜单下的NEWPROJECT(新项目)，进入建立新项目对话框，■创建一个新目录(文件夹)，专门用于该新项目。首先选择此目录所在路径。选择方法与Windows资源管理器使用方法相同。找到路径后，单击创建新文件夹按钮，则在文件名区出现新建文件夹字样。假定新目录取名为example，则将新建文件夹改为example后，按键盘上的回车键。即产生一个名为example的新目录。双击example，example即成为当前目录。■在文件名对话框内，键入项目文件名，如A-D-CVT：■单击保存按钮，退出NewProject对话框。ISP器件的三种逻辑设计方法2、更改项目标题■双击项目源文件窗口顶部的项目记录本，即项目标题(Untitled)，进入记录本对话框，在Title对话框的文本字段中键入项目的描述性文字，如Pulse-widthModuleD-AConvert。然后，单击按钮OK。■单击File菜单中的Save，保存新项目标题。现在可以进入设计阶段了。ISP器件的三种逻辑设计方法3、建立ABEL-HDL源文件本设计有两个ABEL-HDL源文件。ABEL-HDL支持模块层次结构，使得大规模的设计容易输入和管理。■单击源文件窗口下方的New……按钮，出现新建源文件对话框，■选择ABEL-HDLModule(ABEL-HDL模块)。文本编辑器被加载，且出现一个对话框，要求输入文件名、模块名和标题。键入Pwrndac.Abl做文件名(扩展名可省略)，键入Pwmdac做模块名。在Title(标题)框内键入简单描述文字，如Pulse-widthmodulatedDigitaltoAnalogConvent。模块名和文件名必须有相同的基名(文件名中除扩展名之外的部分称之为基名)。如果文件和模块基名不同，项目导航器的某些自动功能可能不正常运行。完成了上述操作后，单击OK或者按Enter键。■现在出现了如图所示的ABEL-HDL源文件模板。它是一个具有屏幕编辑能力的文件编辑器。ISP器件的三种逻辑设计方法ISP器件的三种逻辑设计方法由原理图与ABEL-HDL语言混合输入1.创建一个新的设计项目2.建立顶层的原理图选择Source-New...，在对话框中选Schematic，并按OK。在文本框中输入文件名top.sch，并按OK。进入原理图编辑器，调用自行创建的元件符号。选择Add菜单中的symbol项，这时会出现SymbolLibraries对话框，选择Local的库，你会注意到在下部的文本框中有一个叫demo的元件符号，这就是你在上一步中自行建立的元件符号。选择demo元件符号，并放到原理图上的合适位置。ISP器件的三种逻辑设计方法3.建立内含ABEL语言的逻辑元件符号现在你要为ABELHDL设计文件建立一个元件符号。只要知道了接口信息，你就可以为下一层的设计模块创建一个元件符号。在原理图编辑器里，选择ADD菜单里的NewBlockSymbol...命令。这时候会出现一个对话框，提示你输入ABEL模块名称及其输入信号名和输出信号名。当你完成信号名的输入，按Run按钮，就会产生一个元件符号，并放在本地元件库中。同时元件符号还粘连在光标上，随之移动，将其到原理图上的合适的位置上。4.完成原理图添加必需的元件符号，连线，连线名称，以及I/O标记，来完成顶层原理图ISP器件的三种逻辑设计方法5.建立ABEL-HDL源文件现在你需要建立一个ABEL源文件，并把它链接到顶层原理图对应的符号上。ISP器件的三种逻辑设计方法请注意abeltop左边的红色“?”图标。这意味着目前这个源文件还是个未知数，因为你还没有建立它。同时也请注意源文件框中的层次结构，abeltop和demo源文件位于top原理图的下面并且偏右，这说明它们是top原理图的底层源文件。为了建立所需的源文件，请选择abeltop，然后选择Source菜单中的New...命令。在NewSource对话框中，选择ABEL-HDLModule并按OK。下一个对话框会问你模块名，文件名，以及模块的标题。为了将源文件与符号相链接，模块名必须与符号名一致。按OK。你就进入了TextEditor，而且可以看到ABEL-HDL设计文件的框架已经呈现在你的面前。输入代码，完成后，选择File菜单中的Save命令。退出文本编辑器请注意项目管理器中abeltop源文件左边的图标已经改变了。这就意味着你已经有了一个与此源文件相关的ABEL文件，并且已经建立了正确的链接。编程软件ispLEVERispLEVER编程软件在系统可编程器件设计步骤ISP器件的三种逻辑设计方法编译、模拟、器件适配与下载编译、模拟、器件适配与下载编译、模拟、器件适配和下载都是在进程窗口中完成的。1、单击源文件窗口中某一个文件名或器件名，进程窗口中就会出现与其对应的处理流程，每项操作左边有两个箭头组成的环标志。2、双击某一项操作名启动执行此项操作。操作结果用绿色的勾√、黄色的惊叹号!或红色的叉×来表示通过与否。绿色的勾表示成功，红色的叉表示失败。黄色的惊叹表示基本成功，但有警告信息。若不成功或有警告，会弹出一个错误报告文件。编译、模拟、器件适配与下载一、文件编译(源文件级进程——单击“.abl/.sch”)1、ABEL-HDL编译操作包括逻辑编译，逻辑优化和语法检查子操作。编译过程生成三个报告文件：编译列表、编译后的逻辑等式、优化过的逻辑等式。逻辑等式文件用与-或规范形式表达。建议先对低层文件进行编译，后对高层文件进行编译。2、原理图文件编译操作包括编译、逻辑优化子操作。优化结果用逻辑等式形式表述。编译过程生成一个报告文件：优化过的逻辑等式。编译、模拟、器件适配与下载二、连接和器件适配(项目级进程——单