课程设计频率计的设计

1学生姓名(学号)）课程名称数字电子技术设计题目数字频率计设计完成期限自2009年6月24至2009年6月30共1周设计依据已学过电路分析、模拟电子技术、数字电子技术，按照教学计划要求进行《数字电子技术课程设计》。设计要求及主要内容1、设计一个3位十进制频率计，其测量范围为1MHz。量程分为10KHz、100KHz、1MHz三档(最大读数分别为9.99KHz、99.9KHz、999KHz)，量程转换规则如下：(1)当读数大于999时，频率计处于超量程状态，此时显示器发出溢出指示。下一次测量时，量程自动增大一档。（2）当读数小于099时，频率计处于欠量程状态，下一次测量时，量程自动减小一档。2、显示方式如下：(1)采用记忆显示方式。即计数过程中不显示数据，等到计数过程结束以后，显示计数结果，并将此计数结果保持到下一次计数结束。显示时间不小于1s。(2)小数点位置随量程变换自动移位。3、对电路进行仿真。参考资料[1]MAXPLUSII及VHDL使用教程.东南大学[2]康华光.电子技术基础数字部分.高等教育出版社.指导教师签字日期2目录一、设计任务……………………………………4二、设计条件……………………………………4三、设计要求……………………………………4四、总体概要设计………………………………4五、各单元模块设计和分析………………………5六、元器件清单……………………………………7七、设计总结………………………………………7八、参考文献………………………………………7九、附数字钟课程设计仿真图……………………8十、实验心得………………………………………93引言：数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波、方波或其它周期性变化的信号。如配以适当的传感器，可以对多种物理量进行测试，比如机械振动的频率、转速、声音的频率以及产品的计件等等。因此，数字频率计是一种应用很广泛的仪器。一、设计任务：频率计设计二、设计条件：本设计基于Multisim仿真软件的调试三、设计要求：1、设计一个3位十进制频率计，其测量范围为1MHz。量程分为10KHz、100KHz、1MHz三档(最大读数分别为9.99KHz、99.9KHz、999KHz)，量程转换规则如下：(1)当读数大于999时，频率计处于超量程状态，此时显示器发出溢出指示。下一次测量时，量程自动增大一档。（2）当读数小于099时，频率计处于欠量程状态，下一次测量时，量程自动减小一档。2、显示方式如下：(1)采用记忆显示方式。即计数过程中不显示数据，等到计数过程结束以后，显示计数结果，并将此计数结果保持到下一次计数结束。显示时间不小于1s。(2)小数点位置随量程变换自动移位。*3、当被测信号的频率超出测量范围时,报警.*4、对电路进行仿真。四、总体概要设计：所谓频率，就是周期性信号在单位时间(1s)内变化的次数．若在一定时间间隔T内测得这个周期性信号的重复变化次数为N，则其频率可表示为fx=N/T。因此，可以将信号放大整形后由计数器累计单位时间内的信号个数，然后经译码、显示输出测量结果，这是所谓的测频法。可见数字频率计主要由放大整形电路、闸门电路、计数器电路、锁存器、时基电路、逻辑控制、译码显示电路几部分组成，总体结构如图2.44从原理图可知，被测信号Vx经放大整形电路变成计数器所要求的脉冲信号Ⅰ，其频率与被测信号的频率fx相同。时基电路提供标准时间基准信号Ⅱ，具有固定宽度T的方波时基信号II作为闸门的一个输入端，控制闸门的开放时间，被测信号I从闸门另一端输入，被测信号频率为fx,闸门宽度T，若在闸门时间内计数器计得的脉冲个数为N，则被测信号频率fx=N/THz。可见，闸门时间T决定量程,通过闸门时基选择开关选择,选择T大一些,测量准确度就高一些,T小一些,则测量准确度就低.根据被测频率选择闸门时间来控制量程。在整个电路中,时基电路是关键,闸门信号脉冲宽度是否精确直接决定了测量结果是否精确。逻辑控制清零信号锁存信号ⅣⅤTNⅣⅤⅢⅡⅠ整形放大电路计数器锁存器译码器逻辑控制电路显示器时基电路闸门ⅠⅡⅢ5电路的作用有两个：一是产生锁存脉冲Ⅳ，使显示器上的数字稳定；二是产生清“0”脉冲Ⅴ，使计数器每次测量从零开始计数。1.放大整形电路放大整形电路可以采用晶体管3DGl00和74LS00，其中3DGl00组成放大器将输入频率为fx的周期信号如正弦波、三角波等进行放大。与非门74LS00构成施密特触发器，它对放大器的输出信号进行整形，使之成为矩形脉冲。2.时基电路时基电路的作用是产生标准的时间信号，该实验中由实验箱提供。3.分频电路由于本设计中需要1s、0.1s、0.01s三个闸门时间，555振荡器产生1000HZ，周期为1ms的脉冲信号，需经分频才能得到三个周期的闸门信号，可采用74LS90分别经过一级、二级、三级10分频得到。6该电路采用了2个74160进行分频工作，输入为100Hz（因为本来是用用三个74160对1KHZ进行分频的，但由于电路存在竞争冒险而产生干扰失真，不能实现，所以采用2个74160分100Hz得到所需要的3个频率）。然后三个信号分别经过三个D触发器进行二分频，即得到高电平分别为0.01S，O.1S，1S的三个信号clk50,clk5,clk05。他们的频率分别为50HZ，5HZ，0.5HZ。74．频率选择电路这个部分的作用是通过一个减法计数器和一个数据选择器进行4种状态的选择，当A=0,B=0时输出D0即为0.5HZ；减法计数器获得一个进位信号提供的高电平时（进位信号有4个计数器都达到9时）自动减1得到A=1,B=1这时输出D3即为5HZ；减法计数器再得一个进位信号提供的高电平时自动减1得A=1，B=0，此时输出D2为50HZ；最后当再一个进位高电平输入时，A=0,B=1,此时输出一个高电平，作为报警信号。5.计数电路8这是一个由四个74160组成的0~9999计数器，他的clk端的输入为一个被测信号与数据选择器的输出即闸门信号的与。如图：9其中CLK1是由数据选择器输出的闸门信号，INPUT是一个被测信号，CLK即为输入计数器的时钟信号。当计数器输出4个9时经过一个与门，输出一个进位信号，控制减法计数器。6.锁存器锁存器的作用是将计数器在闸门时间结束时所计得的数进行锁存，使显示器上能稳定地显示此时计数器的值．闸门时间结束时，逻辑控制电路发出锁存信号Ⅳ，将此时计数器的值送译码显示器。7.报警电路本设计要求用3位数字显示，最高显示为999。超过999就要求报警，即当千位达到9（即1001）时，如果百位上再来一个时钟脉冲（即进位脉冲），就可以利用此来控制蜂鸣器报警。电路如图2.7：图2.7数字频率计报警电路&200HZQDQA进位脉冲10锁存器是数据选择器选择的信号经过一个非门作为时钟信号，当闸门信号结束时，经过一个非门得到一个从低电平到高电平的上升沿，从而使锁存器工作，然后输出信号经过数码管显示出来。8.显示器和译码器：本系统用七段发光数码管来显示译码器输出的数字，发光数码管有两种：共阳极或共阴极。74LS247驱动器是低电平输出，采用共阳极数码管。因为此次的数码管是采用四个端子的数码管，所以不用另外接译码器。若是采用一个7端子的数码管则应先接个4-7译码器，然后接入数码管。11全部的电路图：12五、仿真波形图六．实验心得从课程设计开始到写论文，当中花了我们大量的时间和精力。老师也和我们一起为了成功努力奋斗在实验室中。实验设计刚开始，原以为经过我们从网上和书刊上找到的资料，原理图会很快出来并成功编译。但事实往往残酷的。从一开始就出现了很多的问题，特别是对那个MAXPLUS2的使用还不是特熟练。所以很辛苦才把原理图弄出来了，在理论上我们的图已经没有任何差错。但在仿真过程中显示波形一直受到干扰，无法准确的现实出来。后来在老师的指导下才明白原来这是由于电路中的竞争与冒险使我们的电路设计在显示成波形是出现了一定的干扰。而且当我们把电路计数部分与电路分频选择部分分开就会各自得到了正确的仿真图，如果要在实际电路中解决这一问题就必须加入一些电容。经过这次课程设计，使我更加深刻体会了数字电子技术这门课的实际应用，在日常生活中的那些看起来似乎很简单的东西其实也是需要经过大量的设计出来的。在实验时，我学会了一个基本的芯片编辑软件，MAXPLUS2的使用方法，因为前面的那个问题，我们的电路原理图画了很多遍，熟练地掌握了软件的基本功能。在实际的操作过程中，能把理论中所学的知识灵活地运用起来，在电路的调试中提高了我们解决问题的能力，学会了在设计中独立解决问题，也包括怎样去查找问题。似乎所有的事都得自己亲手去操作才会在脑海中留下深刻的印象，这个课程设计让我可以熟练的操作Multisim软件，也了解了不少器件的功13能的应用，也加深了对数字电路的认识和理解。虽然这次的课程设计很辛苦，基本上是一整天呆在实验室里，但收获远远大于汗水。一次次的失望才换来了这最后一次的胜利喜悦。实验很锻炼人的耐心，需要我们很仔细的去分析和解决问题。我觉得这样的课程设计对于一个此专业的大学生来讲很有帮助，让我们在课堂上讲的理论知识运用到实际生活中。使我们更加形象的掌握了这门课的知识，我认为学校应该多多开设像这样的课程。七．参考文献：1、阎石数字电子技术基础高等教育出版社2006.52、MAXPLUSII及VHDL使用教程.东南大学