第五章锁存器和触发器.

5锁存器和触发器5.1双稳态存储单元电路5.1.1双稳态的概念5.1.2双稳态存储单元电路5.2锁存器5.2.1SR锁存器5.2.2D锁存器5.3触发器的电路结构和工作原理5.3.1主从触发器5.3.2维持阻塞触发器5.3.3利用传输延迟的触发器5.3.4触发器的动态特性5.4触发器的逻辑功能5.4.1D触发器5.4.2JK触发器5.4.3T触发器5.4.4SR触发器5.4.5D触发器功能的转换5.1双稳态存储单元电路5.1.1双稳态的概念双稳态的概念：双稳态触发器有两个稳定状态，从一个稳定状态转为另一个稳定状态必须靠信号触发，信号消失后，稳定状态一直保持下去。单稳定触发器：在触发信号未加之前，触发器处于稳定状态，经信号触发后，触发器翻转，但新的状态只能暂时保持，经过一定时间后自动翻转到原来的稳定状态。无稳态触发器：在没有外信号的作用下，能输出一定频率的矩形脉冲信号。产生自激振荡，双称多谐振荡器。•5.1.2双稳态存储单元电路双稳态存储单元逻辑状态分析：1、Q＝0，则G2的输入信号为0，则，G1的输入信号为1。保证Q＝0，。2、Q＝1，则G2的输入信号为1，则，G1的输入信号为0。保证Q＝1，。5.2锁存器锁存器和触发器是时序电路的存储单元电路。共同特点：0，1两种稳定状态，并自行保持。1位二进制。锁存器是一种对脉冲电平敏感的存储单元电路，在特定输入脉冲电平作用下改变状态。触发器由不同的锁存器构成，是一种对脉冲边沿敏感的存储电路，在作为触发信号的时钟脉冲的上升沿或下降沿的变化瞬间才能改变状态。5.2.1SR锁存器1、基本SR锁存器与非门构成的基本RS触发器电路组成和逻辑符号SRQQSRQQ(a)逻辑图(b)逻辑符号&&SR信号输入端，低电平有效。Q=0、Q=1的状态称0状态，Q=1、Q=0的状态称1状态，SRQQ&&工作原理SRQ1001100①R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1；再由S=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都将变成0状态，这种情况称将触发器置0或复位。R端称为触发器的置0端或复位端。SRQQ&&0110SRQ100②R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1；再由R=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都将变成1状态，这种情况称将触发器置1或置位。S端称为触发器的置1端或置位端。011SRQQ&&1110③R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。SRQ10001111不变10SRQQ&&0011SRQ10001111不变00不定？④R=0、S=0时：Q=Q=1，不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的0同时撤除后，将不能确定触发器是处于1状态还是0状态。所以触发器不允许出现这种情况，这就是基本RS触发器的约束条件。特性表（真值表）现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。次态：触发器接收输入信号之后所处的新的稳定状态。次态Qn+1的卡诺图特性方程特性方程：触发器次态Qn+1与输入及现态Qn之间的逻辑关系式状态图描述触发器的状态转换关系及转换条件的图形称为状态图01×1/1×/10/01/①当触发器处在0状态，即Qn=0时，若输入信号＝01或11，触发器仍为0状态；SR②当触发器处在1状态，即Qn=1时，若输入信号＝01或11，触发器仍为1状态；RSRS若＝01，触发器就会翻转成为1状态。RS若＝10，触发器就会翻转成为0状态。波形图反映触发器输入信号取值和状态之间对应关系的图形称为波形图RSQQ置1置0置1置1置1保持不允许基本RS触发器的特点（1）触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。（2）电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。（3）在外加触发信号有效时，电路可以触发翻转，实现置0或置1。（4）在稳定状态下两个输出端的状态，必须是互补关系，即有约束条件。在数字电路中，凡根据输入信号R、S情况的不同，具有置0、置1和保持功能的电路，都称为RS触发器。集成基本RS触发器(a)74LS279的引脚图16151413121110974LS27912345678VCC4S4R4Q3SA3SB3R3Q1R1SA1SB1Q2R2S2QGND(b)CC4044的引脚图161514131211109CC404412345678VDD4S4R1Q2R2S3Q2Q4QNC1S1REN1R1SVSSEN＝1时工作EN＝0时禁止1S2SS，R锁存器的应用2、逻辑门控SR锁存器逻辑门控SR锁存器，增加了一对逻辑门G3，G4及使能端E，在某一指定时刻根据S，R输入信号确定输出状态。使能端E，可以使多个锁存器同步锁存输出数据。逻辑门控SR锁存器G1G2G3G4SCPRSCPR&QQSCPRSCPRQQQQ(a)逻辑电路(b)曾用符号1SC11RQQ(c)国标符号&&&RSCP＝0时，R=S=1，触发器保持原来状态不变。CP＝1时，工作情况与基本RS触发器相同。CPRSQnQn+1功能0×××QnnnQQ1保持1000100101nnQQ1保持101010111111nQ置1110011010001nQ置011101111不用不用不允许特性表特性方程01RSQRSQnnCP=1期间有效主要特点波形图（1）时钟电平控制。在CP＝1期间接收输入信号，CP＝0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。（2）R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。CPRSQQ不变不变不变不变不变不变置1置0置1置0不变2、同步JK触发器G3G4G1G2JCPKJCPKJCPKQQJCPKQQQQ(a)逻辑电路(b)曾用符号1JC11KQQ(c)国标符号&&&&nnnnnnnQKQJQKQQJQRSQ1CP=1期间有效将S=JQn、R=KQn代入同步RS触发器的特性方程，得同步JK触发器的特性方程：CPJKQnQn+1功能0×××QnnnQQ1保持1000100101nnQQ1保持101010110001nQ置0110011011111nQ置11110111110nnQQ1翻转特性表JK=00时不变JK=01时置0JK=10时置1JK=11时翻转01JK=1×/×1/0×/×0/状态图CPJKQQ波形图在数字电路中，凡在CP时钟脉冲控制下，根据输入信号J、K情况的不同，具有置0、置1、保持和翻转功能的电路，都称为JK触发器。5.2.2D锁存器1、逻辑门控D锁存器2、传输门控D锁存器E＝1，则C＝1，TG1通，Q＝D。E＝0，则C＝0，TG2通，双稳态。3、D锁存器的动态特性定时图：表达时序电路动作过程中，各输入信号的时间要求以及输出对输入信号的响应时间。建立时间TSU：表示D信号对下降沿的最少时间提前量。保持时间TH：表示D信号电平在E电平下降后需要继续保持的最少时间。脉冲宽度tw：要求E信号高电平脉冲的最小宽度。传输延迟时间tpLH和tpHL：指D信号和E信号共同作用后，Q端响应的最大延迟时间。tpLH是输出从低电平到高电平的延迟；tpHL是输出从高电平到低电平的延迟。tpLH＞tpHL。电路设计中不可忽视的依据同步D触发器（D锁存器）G3G4G1G2SRDG1G2CPQQ(a)D触发器的构成1DDCP1DC1QQ(c)逻辑符号CPG3G4&&QQ(b)D触发器的简化电路SR&&&&&&DQDDQRSQnnn1CP=1期间有效将S=D、R=D代入同步RS触发器的特性方程，得同步D触发器的特性方程：01D=1/0/0/1/状态图波形图在数字电路中，凡在CP时钟脉冲控制下，根据输入信号D情况的不同，具有置0、置1功能的电路，都称为D触发器。CPDQQ4、典型集成电路(a)74LS375的引脚图16151413121110974LS37512345678VCC4D4Q4Q2G3Q3Q3D1D1Q1Q1G2Q2Q2DGND(b)CC404的引脚图161514131211109CC404212345678VDD4Q4D3D3Q3Q2Q2Q4Q1Q1Q1DCPPOL2DVSS集成同步D触发器CP1、2CP3、4POL＝1时，CP＝1有效，锁存的内容是CP下降沿时刻D的值；POL＝0时，CP＝0有效，锁存的内容是CP上升沿时刻D的值。5.3触发器的电路结构和工作原理•触发：在时钟脉冲边沿作用下的状态刷新。触发器：具有触发特性的存储单元电路。分：上升沿触发、下降沿触发。触发器的电路结构：1、主从触发器；2、维持阻塞触发器；3、传输延迟的触发器。5.3.1主从触发器1工作原理主从触发器：如，二个D锁存器级联，则构成了CMOS主从触发器。左侧：主锁存器；右侧：从锁存器。主、从锁存器的使能信号反相，交互锁存，数据隔离。工作过程1、CP＝0，则C＝0，TG1通，D进入主锁存器，使得：Q′=D。此时，TG3断开，TG4通，G3与G4组成双稳态存储单元。2、CP＝1，则C＝1，TG2通，D不能进入主锁存器，G1与G2组成双稳态存储单元使，维持原态不变。此时，TG4断开，TG3通，Q＝Q′。4、D触发器：触发器的状态取决于CP信号上升沿到达前瞬间D信号3、D触发器的特性方程：Qn+1=D。Qn+1是CP上升沿到达后的触发器的状态。2、典型集成电路３、主从触发器G5G6G1G2G7主触发器G8QmQmG3从触发器G4&&QQ&&1SRCPCPG9(a)逻辑电路&&&&工作原理（1）接收输入信号过程CP=1期间：主触发器控制门G7、G8打开，接收输入信号R、S，有：从触发器控制门G3、G4封锁，其状态保持不变。01RSQRSQnmnm10G5G6G1G2G7主触发器G8QmQmG3从触发器G4&&QQ&&1SRCPCPG9&&&&0101RSQRSQnnCP下降沿到来时有效特性方程（2）输出信号过程CP下降沿到来时，主触发器控制门G7、G8封锁，在CP=1期间接收的内容被存储起来。同时，从触发器控制门G3、G4被打开，主触发器将其接收的内容送入从触发器，输出端随之改变状态。在CP=0期间，由于主触发器保持状态不变，因此受其控制的从触发器的状态也即Q、Q的值当然不可能改变。QQSRSCPRQQ(b)曾用符号1S1RSCPRQQ(c)国标符号CPC1逻辑符号电路特点主从RS触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP＝1期间接收输入信号，CP下降沿到来时触发翻转的特点。但其仍然存在着约束问题，即在CP＝1期间，输入信号R和S不能同时为1。４、主从JK触发器G1G2JKCPG7主G8G5G6G3从G4QQ1G9QmQm&&&&&&&&nnKQRQJS下降沿到来时有效CPQKQJQKQQJQRSQnnnnnnn1代入主从RS触发器的特性方程，即可得到主从JK触发器的特性方程：将主从JK触发器没有约束。JKQnQn+1功能00000101nnQQ1保持0100110001nQ置01001011111nQ置111011110nnQQ1翻转特性表CPJKQ时序图QQJKJCPKQQ曾用符号1J1KJCPKQQ国标符号CPC1电路特点逻辑符号①主从JK触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP＝1期间接收输入信号，CP下降沿到来时触发翻转的特点。②输入信号J、K之间没有约束。③存在一次变化问题。G1G2JKCPG7G8G5G6G3G4QQ1G9RDSD&&&&&&&&带清零端和预置端的主从JK触发器RD=0，直接置001111001SD=0，直接置1G1G2JKCPG7G8G5G6G3G4QQ1G9RDSD&&&&&&&&10001111SDJCPKRDQQSDRD